第(dì)1节(jié) Verilog的(de)曆史
第(dì)2节(jié) 綜合和(hé)仿真(zhēn)
2.1 綜合
2.2 仿真(zhēn)
2.3 可(kě)綜合設計(jì)
第(dì)3节(jié) 模块(kuài)結構
3.1 模块(kuài)介紹
3.2 模块(kuài)名和(hé)端口(kǒu)定(dìng)義
3.3 參數定(dìng)義
3.4 接口(kǒu)定(dìng)義
3.5 信(xìn)号(hào)類(lèi)型
3.6 功能(néng)描述
3.7 模块(kuài)例化(huà)
第(dì)4节(jié) 信(xìn)号(hào)類(lèi)型
4.1 信(xìn)号(hào)位宽(kuān)
4.2 線(xiàn)网(wǎng)類(lèi)型wire
4.3 寄存器類(lèi)型reg
4.4 wire和(hé)reg的(de)區(qū)别
第(dì)5节(jié) 功能(néng)描述-組合邏輯
5.1 程序語(yǔ)句(jù)
5.2 數字(zì)進(jìn)制
5.2.1 數字(zì)表(biǎo)示方(fāng)式
5.2.2 二(èr)進(jìn)制是(shì)基礎
5.2.3不(bù)定(dìng)态
5.2.4高(gāo)阻态
5.3 算術(shù)運算符
--> 算術(shù)運算符信(xìn)号(hào)位宽(kuān)
--> 算術(shù)運算符補碼由(yóu)来(lái)
5.4 邏輯運算符
5.5 按位邏輯運算符
5.6 關(guān)系(xì)運算符
5.7 移位運算符
5.8 条(tiáo)件(jiàn)運算符
--> 三(sān)目運算符
--> if 和(hé) case
5.9 拼接運算符
第(dì)6节(jié) 功能(néng)描述-时(shí)序邏輯
6.1 always語(yǔ)句(jù)
6.2 D觸發(fà)器
6.3 时(shí)鐘(zhōng)
6.4 时(shí)序邏輯代(dài)碼和(hé)硬(yìng)件(jiàn)
6.5 阻塞賦值和(hé)非(fēi)阻塞賦值
