DDR SDRAM的(de)發(fà)展(zhǎn)背景：
DDR SDRAM是(shì)Double Data Rate SDRAM的(de)縮写，即双(shuāng)倍速率同(tóng)步動(dòng)态随機(jī)存儲器，大家(jiā)習慣稱为(wèi)DDR。最(zuì)早(zǎo)是(shì)由(yóu)三(sān)星(xīng)公司于(yú)1996年(nián)提(tí)出(chū)，後(hòu)由(yóu)日(rì)本(běn)電(diàn)气(qì)、三(sān)菱、富士通(tòng)、東(dōng)芝、日(rì)立、德州儀器、三(sān)星(xīng)及(jí)現(xiàn)代(dài)等八(bā)家(jiā)公司協議訂立內(nèi)存規格，并得到(dào)AMD、VIA與(yǔ)SiS等主(zhǔ)要(yào)芯片(piàn)廠(chǎng)商的(de)支持(chí)。

图(tú)1：DDR內(nèi)存

但DDR不(bù)同(tóng)于(yú)SDRAM，而(ér)是(shì)在(zài)SDRAM的(de)基礎上(shàng)發(fà)展(zhǎn)而(ér)来(lái)的(de)，仍然沿用(yòng)了(le)SDRAM生(shēng)産體(tǐ)系(xì)，但是(shì)SDRAM是(shì)在(zài)一(yī)个(gè)时(shí)鐘(zhōng)周期(qī)內(nèi)只(zhī)傳輸一(yī)次(cì)數據(jù)（僅上(shàng)升(shēng)沿傳輸），但是(shì)DDR內(nèi)存則是(shì)一(yī)个(gè)时(shí)鐘(zhōng)周期(qī)內(nèi)傳輸两(liǎng)次(cì)數據(jù)（上(shàng)升(shēng)沿和(hé)下(xià)降沿各(gè)傳輸一(yī)次(cì)數據(jù)），因(yīn)此(cǐ)稱为(wèi)双(shuāng)倍速率同(tóng)步動(dòng)态随機(jī)存儲器，可(kě)見(jiàn)，可(kě)以(yǐ)在(zài)相同(tóng)的(de)總(zǒng)線(xiàn)速率下(xià)达(dá)到(dào)更(gèng)高(gāo)的(de)數據(jù)傳輸率。現(xiàn)在(zài)DDR運行頻率主(zhǔ)要(yào)有(yǒu)100MHz，133MHz，166MHz三(sān)種(zhǒng)，且以(yǐ)及(jí)從DDR2，DDR3發(fà)展(zhǎn)到(dào)DDR4，頻率也(yě)由(yóu)DDR3的(de)1600MHz上(shàng)升(shēng)到(dào)DDR4的(de)2133MHz，而(ér)且凭借(jiè)新的(de)電(diàn)路(lù)架構最(zuì)高(gāo)可(kě)以(yǐ)达(dá)到(dào)3200MHz。現(xiàn)在(zài)处于(yú)DDR3主(zhǔ)流时(shí)期(qī)，许多(duō)平板電(diàn)腦內(nèi)部(bù)都采用(yòng)DDR3，使得電(diàn)腦的(de)運行速度(dù)也(yě)因(yīn)此(cǐ)大大提(tí)高(gāo)。

FPGA+HBM：
上(shàng)周四(sì)上(shàng)午，xilinx發(fà)布(bù)了(le)四(sì)款高(gāo)性(xìng)能(néng)的(de)Virtex UltraScale系(xì)列FPGAs，此(cǐ)FPGA采用(yòng)16nm工藝，同(tóng)时(shí)內(nèi)嵌32位或(huò)64位的(de)HBM（high-bandwidth memory）DRAM，使得此(cǐ)FPGA的(de)傳輸效率相对(duì)于(yú)DDR SDRAM提(tí)高(gāo)了(le)20倍 ---完全(quán)可(kě)以(yǐ)與(yǔ)400G的(de)以(yǐ)太网(wǎng)匹(pǐ)配，此(cǐ)外(wài)還(huán)有(yǒu)多(duō)个(gè)8K數據(jù)視頻通(tòng)道(dào)，或(huò)服(fú)务于(yú)雲(yún)服(fú)务器的(de)高(gāo)性(xìng)能(néng)硬(yìng)件(jiàn)加速器。

这(zhè)些新的(de)Virtex UltraScale+HBM設備都屬于(yú)Xilinx 3D FPGAs系(xì)列第(dì)三(sān)代(dài)産品，此(cǐ)Xilinx 3D FPGA系(xì)列開(kāi)始于(yú)2011年(nián)，最(zuì)先(xiān)發(fà)布(bù)的(de)是(shì)Virtex-7 2000T（詳見(jiàn)Generation-jumping 2.5D Xilinx Virtex-7 2000T FPGA delivers 1,954,560 logic cells using 6.8 BILLION transistors （PREVIEW））。同(tóng)时(shí)，Xilinx也(yě)将TSMC與(yǔ)3D IC技術(shù)結合在(zài)一(yī)起共(gòng)同(tóng)發(fà)展(zhǎn)。現(xiàn)在(zài)，Virtex UltraScale+HBM設備代(dài)表(biǎo)了(le)當前(qián)成(chéng)果(guǒ)的(de)藝術(shù)狀态。

下(xià)表(biǎo)顯示了(le)这(zhè)四(sì)款Virtex UltraScale+HBM設備的(de)突出(chū)特(tè)點(diǎn)：

图(tú)2 Virtex UltraScale HBM FPGA

以(yǐ)上(shàng)这(zhè)四(sì)款設備內(nèi)部(bù)都內(nèi)嵌了(le)32/64位HBM SDRAM，通(tòng)过(guò)多(duō)于(yú)1000根(gēn)I/O線(xiàn)将HBM堆(duī)直(zhí)連(lián)到(dào)邏輯設備，在(zài)矽部(bù)分(fēn)中(zhōng)包(bāo)括一(yī)个(gè)硬(yìng)件(jiàn)HBM存儲控制器，管(guǎn)理一(yī)个(gè)或(huò)两(liǎng)个(gè)HBM設備。这(zhè)些控制器有(yǒu)32个(gè)高(gāo)性(xìng)能(néng)的(de)AXI通(tòng)道(dào)，允许高(gāo)带(dài)宽(kuān)連(lián)接到(dào)Virtex UltraScale+設備的(de)可(kě)編程邏輯部(bù)分(fēn)，而(ér)且在(zài)FPGA結構中(zhōng)有(yǒu)许多(duō)選擇途經(jīng)的(de)通(tòng)道(dào)，任意(yì)一(yī)个(gè)AXI端口(kǒu)都可(kě)以(yǐ)尋址到(dào)HBM設備的(de)物(wù)理存儲地(dì)址中(zhōng)。

此(cǐ)外(wài)，在(zài)这(zhè)些Virtex UltraScale+HBM FPGAs中(zhōng)，xilinx 第(dì)一(yī)次(cì)提(tí)供了(le)新的(de)高(gāo)性(xìng)能(néng)CCIX cache一(yī)致(zhì)性(xìng)接口(kǒu)（上(shàng)个(gè)月(yuè)發(fà)布(bù)，詳見(jiàn)CCIX Consortium develops Release1 of its fully cache-coherent interconnect specification, grows to 22 members），这(zhè)里(lǐ)CCIX通(tòng)过(guò)提(tí)供low-lattency、高(gāo)带(dài)宽(kuān)、完全(quán)一(yī)致(zhì)性(xìng)存儲服(fú)务接口(kǒu)来(lái)簡化(huà)超大規模數據(jù)中(zhōng)心(xīn)卸载加速器的(de)設計(jì)，同(tóng)时(shí)采用(yòng)一(yī)个(gè)完全(quán)一(yī)致(zhì)性(xìng)協議和(hé)ISA-agnostic子集，使得協議独立于(yú)附加处理器架構和(hé)指令集。而(ér)且CCIX对(duì)與(yǔ)HBM和(hé)新的(de)xilinx UltraScale+HBMFPGAs采用(yòng)一(yī)套(tào)封(fēng)裝(zhuāng)。

为(wèi)什麼(me)是(shì)Xilinx UtraScale 系(xì)列呢？
小編認为(wèi)就(jiù)xilinx的(de)FPGAs系(xì)列中(zhōng)，UltraScale系(xì)列采用(yòng)全(quán)新 的(de)16nm及(jí)20nm工藝，首款ASCI-Class全(quán)可(kě)編程架構，不(bù)僅覆蓋從平面(miàn)到(dào)FinFET技術(shù)乃至(zhì)更(gèng)高(gāo)技術(shù)的(de)多(duō)个(gè)节(jié)點(diǎn)，同(tóng)时(shí)還(huán)可(kě)從單片(piàn)IC擴展(zhǎn)至(zhì)3D IC，不(bù)僅支持(chí)數百(bǎi)Gb級的(de)系(xì)統性(xìng)能(néng)，在(zài)全(quán)線(xiàn)路(lù)速度(dù)下(xià)還(huán)支持(chí)智能(néng)处理，同(tóng)时(shí)将全(quán)新存儲器、3D-on-3D和(hé)多(duō)处理SoC技術(shù)完美結合，实現(xiàn)了(le)領先(xiān)一(yī)代(dài)的(de)價值。

總(zǒng)結：
在(zài)xilinx Virtex UltraScale+HBM FPGAs設備中(zhōng)，具有(yǒu)可(kě)編程的(de)系(xì)統集成(chéng)，更(gèng)高(gāo)的(de)系(xì)統性(xìng)能(néng)，較低的(de)BOM消耗，較低的(de)整體(tǐ)功耗，加速器設計(jì)能(néng)力，以(yǐ)及(jí)上(shàng)文(wén)中(zhōng)重(zhòng)點(diǎn)介紹的(de)高(gāo)速存儲带(dài)宽(kuān)，所(suǒ)有(yǒu)这(zhè)些性(xìng)能(néng)的(de)提(tí)高(gāo)都預示Xilinx FPGA将会(huì)走(zǒu)的(de)更(gèng)遠(yuǎn)，用(yòng)的(de)更(gèng)廣。

原文(wén)出(chū)处：http://xilinx.eetrend.com/news/10684

更(gèng)多(duō)資訊請關(guān)注:http://www.minyingyiyuan.com/product/www.minyingyiyuan.com