赛靈思(sī)推出(chū)業界首款P4_16至(zhì)FPGA編譯

明(míng)德揚專注FPGA培訓，持(chí)續關(guān)注FPGA消息！

當地(dì)时(shí)間(jiān)2017年(nián)5月(yuè)11日(rì)，赛靈思(sī)公司宣布(bù)參加2017年(nián)的(de)P4開(kāi)發(fà)者(zhě)日(rì)和(hé)P4研讨会(huì)。并于(yú)5月(yuè)16日(rì)至(zhì)17日(rì)在(zài)斯坦福大学，首次(cì)展(zhǎn)示了(le)P416編譯到(dào)FPGA，并为(wèi)网(wǎng)絡研究人(rén)員引入(rù)了(le)新的(de)P4-NetFPGA工作流程。作为(wèi)開(kāi)發(fà)了(le)新的(de)P416語(yǔ)言标(biāo)準的(de)P4.org工作組的(de)聯合主(zhǔ)席(xí)，赛靈思(sī)是(shì)这(zhè)两(liǎng)天(tiān)活動(dòng)的(de)主(zhǔ)要(yào)赞助商和(hé)共(gòng)同(tóng)主(zhǔ)辦(bàn)人(rén)。想(xiǎng)要(yào)參加2017年(nián)P4開(kāi)發(fà)者(zhě)日(rì)和(hé)P4研讨会(huì)，了(le)解(jiě)会(huì)議和(hé)演示等內(nèi)容和(hé)消息，需要(yào)登录(lù)网(wǎng)站http://p4.org/進(jìn)行注册。

在(zài)2017年(nián)P4開(kāi)發(fà)者(zhě)日(rì)，赛靈思(sī)也(yě)與(yǔ)斯坦福大学和(hé)劍橋(qiáo)大学合作開(kāi)發(fà)网(wǎng)絡研究人(rén)員的(de)P4-NetFPGA工作流。新的(de)工作流是(shì)赛靈思(sī)P416利用(yòng)赛靈思(sī)技術(shù)支持(chí)開(kāi)發(fà)Net FPGA SUME平台(tái)進(jìn)行网(wǎng)絡研究，实現(xiàn)FPGA編譯能(néng)力。它(tā)允许研究人(rén)員在(zài)線(xiàn)下(xià)以(yǐ)硬(yìng)件(jiàn)方(fāng)式輕(qīng)松進(jìn)行实验(yàn)。在(zài)開(kāi)發(fà)者(zhě)日(rì)，有(yǒu)一(yī)个(gè)为(wèi)期(qī)半天(tiān)的(de)動(dòng)手(shǒu)实验(yàn)室(shì)，讓參会(huì)者(zhě)獲得P4-NetFPGA的(de)經(jīng)验(yàn)，包(bāo)括实施带(dài)內(nèi)网(wǎng)絡遥测。

在(zài)2017的(de)P4研讨会(huì)上(shàng)，也(yě)讨論了(le)新的(de)P416語(yǔ)言規範，赛靈思(sī)推出(chū)基于(yú)赛靈思(sī)的(de)P416到(dào)FPGA編譯流程SDNet™网(wǎng)絡開(kāi)發(fà)环(huán)境。SDNet支持(chí)1Gb/秒(miǎo)至(zhì)100Gb/秒(miǎo)的(de)FPGA數據(jù)包(bāo)处理速率。在(zài)研讨会(huì)上(shàng)，赛靈思(sī)实验(yàn)室(shì)和(hé)斯坦福大学聯合開(kāi)展(zhǎn)的(de)行業首次(cì)演示，展(zhǎn)示了(le)通(tòng)过(guò)将P416程序編譯为(wèi)赛靈思(sī)FPGA实現(xiàn)的(de)TCP協議的(de)狀态數據(jù)平面(miàn)处理。

明(míng)德揚專注研究FPGA開(kāi)發(fà)板，了(le)解(jiě)更(gèng)多(duō)FPGA相關(guān)就(jiù)關(guān)注明(míng)德揚吧！