FPGA很少(shǎo)出(chū)現(xiàn)在(zài)消息當中(zhōng)，但英特(tè)爾在(zài)2015年(nián)的(de)Altera收(shōu)購将技術(shù)牢牢地(dì)推向(xiàng)头(tóu)条(tiáo)。英特(tè)爾購買(mǎi)Altera的(de)主(zhǔ)要(yào)原因(yīn)是(shì)提(tí)供一(yī)種(zhǒng)加速其至(zhì)強(qiáng)处理器性(xìng)能(néng)的(de)方(fāng)法，廣泛應(yìng)用(yòng)于(yú)數據(jù)中(zhōng)心(xīn)。但英特(tè)爾并沒(méi)有(yǒu)成(chéng)为(wèi)唯一(yī)一(yī)家(jiā)将注意(yì)力轉(zhuǎn)移到(dào)FPGA中(zhōng)使用(yòng)FPGA的(de)公司;早(zǎo)在(zài)2015年(nián)，微软(ruǎn)表(biǎo)示，Project Catapult使用(yòng)Altera的(de)Arria 10 FPGA来(lái)提(tí)升(shēng)數據(jù)中(zhōng)心(xīn)的(de)功率/性(xìng)能(néng)。
微软(ruǎn)研究員道(dào)格·伯格（Doug Burger）當时(shí)说(shuō)道(dào)：“我(wǒ)可(kě)以(yǐ)想(xiǎng)象(xiàng)，十(shí)年(nián)以(yǐ)後(hòu)，将應(yìng)用(yòng)程序編譯成(chéng)可(kě)編程硬(yìng)件(jiàn)和(hé)可(kě)編程软(ruǎn)件(jiàn)的(de)結合是(shì)很常見(jiàn)的(de)。这(zhè)是(shì)一(yī)个(gè)徹底的(de)轉(zhuǎn)變(biàn)，将提(tí)供持(chí)續的(de)業績改善。“
FPGA開(kāi)發(fà)商Achronix的(de)銷售總(zǒng)監Steve Mensor表(biǎo)示：“所(suǒ)有(yǒu)公司都在(zài)加速器技術(shù)，因(yīn)为(wèi)數據(jù)中(zhōng)心(xīn)基礎設施由(yóu)于(yú)數據(jù)和(hé)安(ān)全(quán)問(wèn)題(tí)的(de)增长而(ér)陷入(rù)僵局(jú)。 FPGA将在(zài)诸如(rú)非(fēi)結構化(huà)搜索等應(yìng)用(yòng)中(zhōng)占主(zhǔ)導地(dì)位，英特(tè)爾預計(jì)其至(zhì)強(qiáng)处理器的(de)30％将在(zài)FPGA中(zhōng)集成(chéng)FPGA加速，或(huò)者(zhě)在(zài)不(bù)久的(de)将来(lái)将会(huì)成(chéng)为(wèi)芯片(piàn)。“
有(yǒu)幾(jǐ)个(gè)原因(yīn)，为(wèi)什麼(me)FPGA被(bèi)證明(míng)是(shì)有(yǒu)吸引力的(de)硬(yìng)件(jiàn)加速器。 Mensor指出(chū)：“它(tā)们(men)将功能(néng)分(fēn)成(chéng)較小的(de)部(bù)分(fēn)，并且在(zài)添加CPU时(shí)，性(xìng)能(néng)不(bù)会(huì)線(xiàn)性(xìng)縮放(fàng)。
相比之下(xià)，硬(yìng)件(jiàn)加速器是(shì)并行的(de)。它(tā)们(men)可(kě)以(yǐ)在(zài)單个(gè)时(shí)鐘(zhōng)周期(qī)內(nèi)完成(chéng)整个(gè)功能(néng)，并在(zài)添加加速器时(shí)執行性(xìng)能(néng)指标(biāo)。“
目前(qián)，微软(ruǎn)在(zài)Project Catapult中(zhōng)采用(yòng)的(de)并且目前(qián)正(zhèng)在(zài)被(bèi)英特(tè)爾應(yìng)用(yòng)的(de)方(fāng)法是(shì)使用(yòng)FPGA技術(shù)作为(wèi)協处理器;独立或(huò)集成(chéng)在(zài)一(yī)个(gè)包(bāo)中(zhōng)。 Achronix建議将FPGA技術(shù)集成(chéng)到(dào)其他(tā)設備中(zhōng)。在(zài)Mensor的(de)观點(diǎn)中(zhōng)：“嵌入(rù)其他(tā)設備的(de)FPGA技術(shù)的(de)概念已經(jīng)讨論了(le)二(èr)十(shí)年(nián)，但從未被(bèi)交付过(guò)。 2000年(nián)，IBM利用(yòng)Virtex-2 FPGA嘗試了(le)这(zhè)些方(fāng)面(miàn)的(de)事(shì)情(qíng); LSI Logic在(zài)此(cǐ)之前(qián)做了(le)一(yī)些事(shì)情(qíng)，但沒(méi)有(yǒu)發(fà)現(xiàn)。嵌入(rù)式FPGA的(de)概念非(fēi)常有(yǒu)吸引力，但为(wèi)什麼(me)沒(méi)有(yǒu)發(fà)生(shēng)？
Mensor的(de)答(dá)案(àn)是(shì)，为(wèi)了(le)成(chéng)功嵌入(rù)FPGA技術(shù)，開(kāi)發(fà)人(rén)員需要(yào)FPGA設計(jì)專长以(yǐ)及(jí)IP集成(chéng)專长。 “为(wèi)了(le)成(chéng)为(wèi)FPGA專家(jiā)，”他(tā)繼續说(shuō)，“你需要(yào)很多(duō)客戶，因(yīn)为(wèi)每次(cì)都是(shì)一(yī)个(gè)学習經(jīng)曆。同(tóng)时(shí)，IP整合需要(yào)零(líng)风险。“
Achronix認为(wèi)它(tā)在(zài)两(liǎng)个(gè)元(yuán)素中(zhōng)都有(yǒu)必要(yào)的(de)專業知識，并推出(chū)了(le)Speedcore;嵌入(rù)式FPGA（eFPGA）技術(shù)。基于(yú)Speedster 22i FPGA中(zhōng)部(bù)署(shǔ)的(de)相同(tóng)架構，Speedcore IP可(kě)以(yǐ)集成(chéng)到(dào)客戶的(de)SoC中(zhōng)。
Achronix eFPGA的(de)示例实例化(huà)
Mensor指出(chū)：“这(zhè)是(shì)Achronix宣布(bù)的(de)最(zuì)大的(de)事(shì)情(qíng)。該技術(shù)已經(jīng)向(xiàng)客戶運送，我(wǒ)们(men)獲得了(le)良好(hǎo)的(de)反(fǎn)饋。“
Speedcore據(jù)说(shuō)通(tòng)过(guò)提(tí)供與(yǔ)SoC的(de)直(zhí)接連(lián)接以(yǐ)及(jí)通(tòng)过(guò)将FPGA元(yuán)件(jiàn)調整到(dào)客戶的(de)特(tè)定(dìng)要(yào)求来(lái)提(tí)供更(gèng)低的(de)功耗。更(gèng)高(gāo)的(de)接口(kǒu)性(xìng)能(néng)可(kě)以(yǐ)降低延遲，并且由(yóu)于(yú)Speedcore元(yuán)件(jiàn)小于(yú)單独的(de)FPGA，所(suǒ)以(yǐ)可(kě)以(yǐ)減少(shǎo)電(diàn)路(lù)板尺寸(cùn)和(hé)层數。其他(tā)优點(diǎn)被(bèi)認为(wèi)包(bāo)括隔離抗噪聲和(hé)ESD保護。
該公司聲稱Speedcore可(kě)以(yǐ)将數據(jù)带(dài)宽(kuān)提(tí)高(gāo)10倍，同(tóng)时(shí)将延遲降低到(dào)相似的(de)數量(liàng)。 Mensor補充说(shuō)，功耗可(kě)以(yǐ)降低50％，同(tóng)时(shí)顯着降低産品成(chéng)本(běn)。
Achronix聲稱指揮FPGA設計(jì)和(hé)IP集成(chéng)的(de)一(yī)个(gè)原因(yīn)是(shì)因(yīn)为(wèi)該方(fāng)法用(yòng)于(yú)開(kāi)發(fà)其Speedster 22i FPGA。 “當我(wǒ)们(men)構建22i时(shí)，”Mensor解(jiě)釋说(shuō)，“FPGA邏輯設計(jì)是(shì)在(zài)Santa Clara進(jìn)行的(de)，而(ér)班加羅爾的(de)一(yī)个(gè)团(tuán)隊設計(jì)了(le)I / O环(huán)。班加羅爾团(tuán)隊随後(hòu)整合了(le)邏輯核心(xīn)。“
據(jù)Achronix介紹，Speedster 22i需要(yào)從五(wǔ)家(jiā)供應(yìng)商集成(chéng)SERDES，以(yǐ)太网(wǎng)，PCI Express，DDR3，Interlaken和(hé)PLL IP。 “你需要(yào)做到(dào)这(zhè)一(yī)點(diǎn)，”Mensor繼續说(shuō)。 “而(ér)且Achronix已經(jīng)完成(chéng)了(le)自(zì)己的(de)SoC整合。”
FPGA很少(shǎo)出(chū)現(xiàn)在(zài)消息當中(zhōng)，但英特(tè)爾在(zài)2015年(nián)的(de)Altera收(shōu)購将技術(shù)牢牢地(dì)推向(xiàng)头(tóu)条(tiáo)。英特(tè)爾購買(mǎi)Altera的(de)主(zhǔ)要(yào)原因(yīn)是(shì)提(tí)供一(yī)種(zhǒng)加速其至(zhì)強(qiáng)处理器性(xìng)能(néng)的(de)方(fāng)法，廣泛應(yìng)用(yòng)于(yú)數據(jù)中(zhōng)心(xīn)。但英特(tè)爾并沒(méi)有(yǒu)成(chéng)为(wèi)唯一(yī)一(yī)家(jiā)将注意(yì)力轉(zhuǎn)移到(dào)FPGA中(zhōng)使用(yòng)FPGA的(de)公司;早(zǎo)在(zài)2015年(nián)，微软(ruǎn)表(biǎo)示，Project Catapult使用(yòng)Altera的(de)Arria 10 FPGA来(lái)提(tí)升(shēng)數據(jù)中(zhōng)心(xīn)的(de)功率/性(xìng)能(néng)。
FPGA開(kāi)發(fà)商Achronix的(de)銷售總(zǒng)監Steve Mensor表(biǎo)示：“所(suǒ)有(yǒu)公司都在(zài)加速器技術(shù)，因(yīn)为(wèi)數據(jù)中(zhōng)心(xīn)基礎設施由(yóu)于(yú)數據(jù)和(hé)安(ān)全(quán)問(wèn)題(tí)的(de)增长而(ér)陷入(rù)僵局(jú)。 FPGA将在(zài)诸如(rú)非(fēi)結構化(huà)搜索等應(yìng)用(yòng)中(zhōng)占主(zhǔ)導地(dì)位，英特(tè)爾預計(jì)其至(zhì)強(qiáng)处理器的(de)30％将在(zài)FPGA中(zhōng)集成(chéng)FPGA加速，或(huò)者(zhě)在(zài)不(bù)久的(de)将来(lái)将会(huì)成(chéng)为(wèi)芯片(piàn)。“
有(yǒu)幾(jǐ)个(gè)原因(yīn)，为(wèi)什麼(me)FPGA被(bèi)證明(míng)是(shì)有(yǒu)吸引力的(de)硬(yìng)件(jiàn)加速器。 Mensor指出(chū)：“它(tā)们(men)将功能(néng)分(fēn)成(chéng)較小的(de)部(bù)分(fēn)，并且在(zài)添加CPU时(shí)，性(xìng)能(néng)不(bù)会(huì)線(xiàn)性(xìng)縮放(fàng)。
相比之下(xià)，硬(yìng)件(jiàn)加速器是(shì)并行的(de)。它(tā)们(men)可(kě)以(yǐ)在(zài)單个(gè)时(shí)鐘(zhōng)周期(qī)內(nèi)完成(chéng)整个(gè)功能(néng)，并在(zài)添加加速器时(shí)執行性(xìng)能(néng)指标(biāo)。“
目前(qián)，微软(ruǎn)在(zài)Project Catapult中(zhōng)采用(yòng)的(de)并且目前(qián)正(zhèng)在(zài)被(bèi)英特(tè)爾應(yìng)用(yòng)的(de)方(fāng)法是(shì)使用(yòng)FPGA技術(shù)作为(wèi)協处理器;独立或(huò)集成(chéng)在(zài)一(yī)个(gè)包(bāo)中(zhōng)。 Achronix建議将FPGA技術(shù)集成(chéng)到(dào)其他(tā)設備中(zhōng)。在(zài)Mensor的(de)观點(diǎn)中(zhōng)：“嵌入(rù)其他(tā)設備的(de)FPGA技術(shù)的(de)概念已經(jīng)讨論了(le)二(èr)十(shí)年(nián)，但從未被(bèi)交付过(guò)。 2000年(nián)，IBM利用(yòng)Virtex-2 FPGA嘗試了(le)这(zhè)些方(fāng)面(miàn)的(de)事(shì)情(qíng); LSI Logic在(zài)此(cǐ)之前(qián)做了(le)一(yī)些事(shì)情(qíng)，但沒(méi)有(yǒu)發(fà)現(xiàn)。嵌入(rù)式FPGA的(de)概念非(fēi)常有(yǒu)吸引力，但为(wèi)什麼(me)沒(méi)有(yǒu)發(fà)生(shēng)？
Mensor的(de)答(dá)案(àn)是(shì)，为(wèi)了(le)成(chéng)功嵌入(rù)FPGA技術(shù)，開(kāi)發(fà)人(rén)員需要(yào)FPGA設計(jì)專长以(yǐ)及(jí)IP集成(chéng)專长。 “为(wèi)了(le)成(chéng)为(wèi)FPGA專家(jiā)，”他(tā)繼續说(shuō)，“你需要(yào)很多(duō)客戶，因(yīn)为(wèi)每次(cì)都是(shì)一(yī)个(gè)学習經(jīng)曆。同(tóng)时(shí)，IP整合需要(yào)零(líng)风险。“
Achronix認为(wèi)它(tā)在(zài)两(liǎng)个(gè)元(yuán)素中(zhōng)都有(yǒu)必要(yào)的(de)專業知識，并推出(chū)了(le)Speedcore;嵌入(rù)式FPGA（eFPGA）技術(shù)。基于(yú)Speedster 22i FPGA中(zhōng)部(bù)署(shǔ)的(de)相同(tóng)架構，Speedcore IP可(kě)以(yǐ)集成(chéng)到(dào)客戶的(de)SoC中(zhōng)。
Achronix eFPGA的(de)示例实例化(huà)
Mensor指出(chū)：“这(zhè)是(shì)Achronix宣布(bù)的(de)最(zuì)大的(de)事(shì)情(qíng)。該技術(shù)已經(jīng)向(xiàng)客戶運送，我(wǒ)们(men)獲得了(le)良好(hǎo)的(de)反(fǎn)饋。“
Speedcore據(jù)说(shuō)通(tòng)过(guò)提(tí)供與(yǔ)SoC的(de)直(zhí)接連(lián)接以(yǐ)及(jí)通(tòng)过(guò)将FPGA元(yuán)件(jiàn)調整到(dào)客戶的(de)特(tè)定(dìng)要(yào)求来(lái)提(tí)供更(gèng)低的(de)功耗。更(gèng)高(gāo)的(de)接口(kǒu)性(xìng)能(néng)可(kě)以(yǐ)降低延遲，并且由(yóu)于(yú)Speedcore元(yuán)件(jiàn)小于(yú)單独的(de)FPGA，所(suǒ)以(yǐ)可(kě)以(yǐ)減少(shǎo)電(diàn)路(lù)板尺寸(cùn)和(hé)层數。其他(tā)优點(diǎn)被(bèi)認为(wèi)包(bāo)括隔離抗噪聲和(hé)ESD保護。
該公司聲稱Speedcore可(kě)以(yǐ)将數據(jù)带(dài)宽(kuān)提(tí)高(gāo)10倍，同(tóng)时(shí)将延遲降低到(dào)相似的(de)數量(liàng)。 Mensor補充说(shuō)，功耗可(kě)以(yǐ)降低50％，同(tóng)时(shí)顯着降低産品成(chéng)本(běn)。
Achronix聲稱指揮FPGA設計(jì)和(hé)IP集成(chéng)的(de)一(yī)个(gè)原因(yīn)是(shì)因(yīn)为(wèi)該方(fāng)法用(yòng)于(yú)開(kāi)發(fà)其Speedster 22i FPGA。 “當我(wǒ)们(men)構建22i时(shí)，”Mensor解(jiě)釋说(shuō)，“FPGA邏輯設計(jì)是(shì)在(zài)Santa Clara進(jìn)行的(de)，而(ér)班加羅爾的(de)一(yī)个(gè)团(tuán)隊設計(jì)了(le)I / O环(huán)。班加羅爾团(tuán)隊随後(hòu)整合了(le)邏輯核心(xīn)。“
據(jù)Achronix介紹，Speedster 22i需要(yào)從五(wǔ)家(jiā)供應(yìng)商集成(chéng)SERDES，以(yǐ)太网(wǎng)，PCI Express，DDR3，Interlaken和(hé)PLL IP。 “你需要(yào)做到(dào)这(zhè)一(yī)點(diǎn)，”Mensor繼續说(shuō)。 “而(ér)且Achronix已經(jīng)完成(chéng)了(le)自(zì)己的(de)SoC整合。”
據(jù)说(shuō)還(huán)有(yǒu)一(yī)个(gè)好(hǎo)处是(shì)減少(shǎo)所(suǒ)需的(de)空間(jiān)。 “高(gāo)端FPGA很大，”Mensor观察到(dào)，“但FPGA邏輯僅占芯片(piàn)尺寸(cùn)的(de)50％。将FPGA邏輯插入(rù)SoC意(yì)味着您可(kě)以(yǐ)構建更(gèng)小的(de)器件(jiàn)。“他(tā)補充说(shuō)，與(yǔ)此(cǐ)同(tóng)时(shí)，較小的(de)器件(jiàn)可(kě)能(néng)会(huì)減少(shǎo)PCB层的(de)數量(liàng)。他(tā)建議说(shuō)：“FPGA可(kě)能(néng)需要(yào)16层以(yǐ)上(shàng)的(de)路(lù)由(yóu)，信(xìn)号(hào)完整性(xìng)也(yě)将得到(dào)改善。”
Mensor指出(chū)，FPGA邏輯元(yuán)件(jiàn)可(kě)以(yǐ)是(shì)任何尺寸(cùn)的(de)。 “盡管(guǎn)有(yǒu)最(zuì)小尺寸(cùn)的(de)8000查詢表(biǎo)（LUT），我(wǒ)们(men)有(yǒu)Speedcore的(de)客戶設計(jì)的(de)核心(xīn)範圍從50,000到(dào)150,000 LUTs。而(ér)这(zhè)些延遲为(wèi)2ns，而(ér)FPGA中(zhōng)的(de)延遲为(wèi)30至(zhì)50ns。“
因(yīn)为(wèi)Speedcore eFPGA是(shì)嵌入(rù)式IP，它(tā)不(bù)包(bāo)括可(kě)編程I / O;相反(fǎn)，它(tā)的(de)目的(de)是(shì)被(bèi)最(zuì)終(zhōng)用(yòng)戶的(de)ASIC完全(quán)包(bāo)圍。
面(miàn)对(duì)FPGA設計(jì)过(guò)程中(zhōng)的(de)挑戰，Achronix開(kāi)發(fà)了(le)Speedcore eFPGA編譯器，旨在(zài)支持(chí)客戶特(tè)定(dìng)IP的(de)快(kuài)速開(kāi)發(fà)，以(yǐ)及(jí)允许創建不(bù)同(tóng)大小的(de)FPGA內(nèi)核的(de)模块(kuài)化(huà)架構。
“有(yǒu)一(yī)些設計(jì)規則規定(dìng)了(le)每个(gè)可(kě)用(yòng)資源的(de)最(zuì)小和(hé)最(zuì)大相对(duì)數量(liàng)，”Mensor说(shuō)，“但是(shì)我(wǒ)们(men)的(de)模块(kuài)化(huà)架構允许将块(kuài)以(yǐ)”lego“的(de)方(fāng)式放(fàng)在(zài)一(yī)起。”可(kě)用(yòng)的(de)块(kuài)有(yǒu)：块(kuài)RAM，每个(gè)块(kuài)最(zuì)多(duō)20kbyte;邏輯RAM，每块(kuài)最(zuì)多(duō)4kbyte，一(yī)个(gè)具有(yǒu)18×27乘法器的(de)64位DSP，一(yī)个(gè)64位累加器和(hé)一(yī)个(gè)27位預加器;和(hé)四(sì)个(gè)輸入(rù)LUT。此(cǐ)外(wài)，客戶可(kě)以(yǐ)定(dìng)義Speedcore宽(kuān)高(gāo)比和(hé)I / O端口(kǒu)連(lián)接。
“施工規則在(zài)Speedcore Builder工具中(zhōng)進(jìn)行管(guǎn)理，”Mensor说(shuō)。
虽然Achronix與(yǔ)英特(tè)爾公司签(qiān)署(shǔ)了(le)代(dài)工協議，但是(shì)它(tā)能(néng)够使其Speedster 22i FPGA采用(yòng)14nm FinFet流程，而(ér)且還(huán)将以(yǐ)TSMC 16FFT +工藝制造的(de)格式提(tí)供Speedcore。而(ér)且，由(yóu)于(yú)FinFET晶體(tǐ)管(guǎn)壽命长，所(suǒ)以(yǐ)包(bāo)括了(le)技術(shù)，以(yǐ)确保其均勻。 “我(wǒ)们(men)目前(qián)有(yǒu)客戶为(wèi)TSMC流程設計(jì)，”Mensor指出(chū)，“但客戶可(kě)以(yǐ)選擇他(tā)们(men)制造SoC的(de)地(dì)方(fāng)。”
Speedcore IP以(yǐ)GDSII格式提(tí)供，以(yǐ)便客戶将其集成(chéng)到(dào)其ASIC中(zhōng)。 Achronix還(huán)提(tí)供ACE設計(jì)工具，将設計(jì)編譯成(chéng)Speedcore eFPGA。
全(quán)球銷售副總(zǒng)裁Steve Dodsworth總(zǒng)結说(shuō)：“顯然需要(yào)更(gèng)多(duō)的(de)FPGA集成(chéng)，这(zhè)就(jiù)是(shì)Speedcore所(suǒ)關(guān)心(xīn)的(de)。任何不(bù)在(zài)英特(tè)爾世界的(de)人(rén)都会(huì)对(duì)这(zhè)項技術(shù)感(gǎn)興趣。“
