FPGA在(zài)先(xiān)進(jìn)工藝路(lù)上(shàng)的(de)狂飚猛進(jìn)带(dài)来(lái)了(le)如(rú)影随形的(de)挑戰：一(yī)方(fāng)面(miàn)，進(jìn)入(rù)20nm和(hé)14nm階(jiē)段(duàn)後(hòu)，不(bù)光(guāng)是(shì)FPGA複雜度(dù)提(tí)升(shēng)，对(duì)其外(wài)圍的(de)電(diàn)源管(guǎn)理等芯片(piàn)也(yě)提(tí)出(chū)了(le)“與(yǔ)时(shí)俱進(jìn)”的(de)要(yào)求。另(lìng)一(yī)方(fāng)面(miàn)，随着SoC FPGA和(hé)3D IC技術(shù)的(de)發(fà)展(zhǎn)，FPGA不(bù)斷在(zài)加速取(qǔ)代(dài)ASSP和(hé)ASIC，但这(zhè)還(huán)需要(yào)更(gèng)多(duō)的(de)突破，其中(zhōng)最(zuì)大的(de)障礙就(jiù)是(shì)互聯問(wèn)題(tí)，需在(zài)縱向(xiàng)架構上(shàng)“守正(zhèng)出(chū)奇”。此(cǐ)外(wài)，随着FPGA系(xì)統複雜度(dù)的(de)提(tí)升(shēng)，競争已不(bù)僅僅是(shì)産品性(xìng)能(néng)的(de)較量(liàng)，還(huán)在(zài)于(yú)如(rú)何幫助客戶簡化(huà)設計(jì)、加快(kuài)上(shàng)市(shì)等，这(zhè)就(jiù)要(yào)求在(zài)整合度(dù)和(hé)設計(jì)工具上(shàng)突破。應(yìng)对(duì)这(zhè)些挑戰最(zuì)近(jìn)FPGA两(liǎng)大巨头(tóu)均采取(qǔ)了(le)“殊途同(tóng)歸”的(de)路(lù)數。

跨界收(shōu)購提(tí)速橫向(xiàng)整合

    FPGA已成(chéng)为(wèi)複雜的(de)數字(zì)处理器，为(wèi)其提(tí)供電(diàn)流非(fēi)常具有(yǒu)挑戰性(xìng)，并且未来(lái)14nm的(de)FPGA对(duì)電(diàn)源精度(dù)的(de)要(yào)求更(gèng)高(gāo)。

    繼宣布(bù)收(shōu)購Enpirion半年(nián)後(hòu)，Altera于(yú)近(jìn)日(rì)推出(chū)二(èr)者(zhě)聯姻的(de)首款産品，推出(chū)了(le)結合CycloneV SoC FPGA和(hé)Enpirion PowerSoC電(diàn)源産品的(de)參考設計(jì)。Altera電(diàn)源業务部(bù)市(shì)场總(zǒng)監Mark Davidson表(biǎo)示，FPGA已成(chéng)为(wèi)複雜的(de)數字(zì)处理器，其中(zhōng)還(huán)包(bāo)含高(gāo)性(xìng)能(néng)的(de)模拟器件(jiàn)，为(wèi)其提(tí)供電(diàn)流非(fēi)常具有(yǒu)挑戰性(xìng)。未来(lái)14nm的(de)FPGA对(duì)電(diàn)源精度(dù)的(de)要(yào)求更(gèng)高(gāo)，如(rú)果(guǒ)電(diàn)壓範圍超过(guò)了(le)規範的(de)要(yào)求，或(huò)有(yǒu)可(kě)能(néng)使FPGA失效，甚至(zhì)燒壞。而(ér)且從事(shì)FPGA開(kāi)發(fà)的(de)工程师(shī)一(yī)般都比較擅长數字(zì)電(diàn)路(lù)方(fāng)面(miàn)的(de)設計(jì)開(kāi)發(fà)，而(ér)对(duì)模拟電(diàn)源方(fāng)面(miàn)的(de)專業知識可(kě)能(néng)会(huì)稍顯不(bù)足。为(wèi)了(le)幫助客戶解(jiě)決这(zhè)些挑戰和(hé)簡化(huà)設計(jì)，Altera合Enpirion之力開(kāi)發(fà)出(chū)使用(yòng)方(fāng)便、高(gāo)效、全(quán)面(miàn)的(de)電(diàn)源解(jiě)決方(fāng)案(àn)。

    據(jù)了(le)解(jiě)，由(yóu)于(yú)Enpirion的(de)PowerSoC DC-DC電(diàn)源轉(zhuǎn)換器整合了(le)控制器、高(gāo)頻功率场效電(diàn)晶體(tǐ)以(yǐ)及(jí)數个(gè)電(diàn)感(gǎn)器，不(bù)僅可(kě)滿足FPGA電(diàn)源動(dòng)态表(biǎo)現(xiàn)需求，還(huán)在(zài)系(xì)統方(fāng)面(miàn)具有(yǒu)很多(duō)优勢，如(rú)引脚布(bù)局(jú)減小50%，功耗降低35%，由(yóu)于(yú)控制环(huán)带(dài)来(lái)的(de)优异(yì)的(de)瞬變(biàn)性(xìng)能(néng)，FPGA去(qù)耦合體(tǐ)電(diàn)容的(de)使用(yòng)減少(shǎo)了(le)50%;具有(yǒu)低噪聲和(hé)低紋波(bō)的(de)优勢，可(kě)以(yǐ)高(gāo)效地(dì)为(wèi)收(shōu)發(fà)器和(hé)PLL供電(diàn)。另(lìng)外(wài)它(tā)還(huán)在(zài)減少(shǎo)元(yuán)器件(jiàn)數量(liàng)的(de)同(tóng)时(shí)，提(tí)高(gāo)了(le)系(xì)統的(de)可(kě)靠性(xìng)，降低了(le)生(shēng)命周期(qī)成(chéng)本(běn)。Mark Davidson表(biǎo)示，通(tòng)过(guò)这(zhè)一(yī)方(fāng)案(àn)，客戶的(de)設計(jì)流程可(kě)從原来(lái)分(fēn)列式的(de)18步減少(shǎo)至(zhì)6步，而(ér)有(yǒu)了(le)PowerSoC的(de)參考設計(jì)流程以(yǐ)後(hòu)，甚至(zhì)可(kě)以(yǐ)從6步減少(shǎo)到(dào)3步。

    “Cyclone V SoC FPGA具備Enpirion電(diàn)源的(de)套(tào)件(jiàn)已開(kāi)始提(tí)供，其他(tā)V系(xì)列産品電(diàn)源套(tào)件(jiàn)将会(huì)在(zài)2014年(nián)上(shàng)半年(nián)提(tí)供。”Mark Davidson進(jìn)一(yī)步提(tí)到(dào)，“28nmFPGA会(huì)利用(yòng)原来(lái)的(de)一(yī)些參考設計(jì)，但像20nm和(hé)14nmFPGA将采用(yòng)全(quán)新的(de)電(diàn)源优化(huà)系(xì)統。”

     对(duì)于(yú)被(bèi)收(shōu)購後(hòu)Enpirion未来(lái)産品是(shì)否僅支持(chí)Altera的(de)FPGA産品这(zhè)一(yī)問(wèn)題(tí)，Mark Davidson明(míng)确表(biǎo)示，作为(wèi)独立部(bù)門(mén)，加入(rù)Altera後(hòu)Enpirion推出(chū)的(de)電(diàn)源産品仍将支持(chí)Altera以(yǐ)外(wài)的(de)客戶，而(ér)且其後(hòu)續的(de)産品開(kāi)發(fà)也(yě)并不(bù)僅僅局(jú)限于(yú)支持(chí)FPGA産品。

縱向(xiàng)創新求同(tóng)存异(yì)

    赛靈思(sī)此(cǐ)次(cì)推出(chū)的(de)Virtex VU440 UltraScale器件(jiàn)将業界最(zuì)大容量(liàng)器件(jiàn)的(de)容量(liàng)翻番(fān)，达(dá)到(dào)440万(wàn)个(gè)邏輯單元(yuán)。

    而(ér)赛靈思(sī)走(zǒu)的(de)是(shì)縱向(xiàng)創新的(de)路(lù)子。繼2013年(nián)7月(yuè)宣布(bù)行業首款20nm器件(jiàn)投片(piàn)的(de)同(tóng)时(shí)，也(yě)宣布(bù)20nm的(de)All Programmable器件(jiàn)采用(yòng)行業首个(gè)ASIC級架構UlstraScale，從而(ér)将應(yìng)用(yòng)拓展(zhǎn)到(dào)上(shàng)百(bǎi)亿(yì)美元(yuán)的(de)ASIC/ASSP和(hé)嵌入(rù)式市(shì)场領域。2013年(nián)11月(yuè)其中(zhōng)一(yī)款器件(jiàn)首个(gè)發(fà)貨，并同(tóng)时(shí)擁有(yǒu)唯一(yī)SoC增強(qiáng)型設計(jì)套(tào)件(jiàn)Vivado和(hé)UltraFast設計(jì)方(fāng)法的(de)支持(chí)，提(tí)供了(le)可(kě)媲美ASIC級的(de)性(xìng)能(néng)优勢。

    此(cǐ)外(wài)，赛靈思(sī)還(huán)宣布(bù)了(le)一(yī)項新紀录(lù)。Xilinx全(quán)球副總(zǒng)裁、亞太區(qū)執行總(zǒng)裁湯立人(rén)稱，作为(wèi)UltraScale産品系(xì)列之一(yī)，赛靈思(sī)此(cǐ)次(cì)推出(chū)的(de)Virtex VU440 UltraScale器件(jiàn)将業界最(zuì)大容量(liàng)器件(jiàn)的(de)容量(liàng)翻番(fān)，达(dá)到(dào)440万(wàn)个(gè)邏輯單元(yuán)，讓赛靈思(sī)在(zài)器件(jiàn)密度(dù)方(fāng)面(miàn)的(de)优勢從28nm的(de)2倍提(tí)升(shēng)到(dào)20nm的(de)4倍，容量(liàng)超过(guò)了(le)所(suǒ)有(yǒu)其他(tā)任何可(kě)編程器件(jiàn)。

    湯立人(rén)表(biǎo)示，ASIC級UltraScale架構在(zài)布(bù)線(xiàn)、類(lèi)似ASIC的(de)时(shí)鐘(zhōng)分(fēn)布(bù)、增加CLB邏輯以(yǐ)及(jí)針(zhēn)对(duì)關(guān)鍵路(lù)徑优化(huà)的(de)重(zhòng)要(yào)模块(kuài)級創新等方(fāng)面(miàn)具有(yǒu)明(míng)顯的(de)优勢，不(bù)僅可(kě)以(yǐ)解(jiě)決系(xì)統總(zǒng)吞吐量(liàng)擴展(zhǎn)和(hé)时(shí)延方(fāng)面(miàn)的(de)局(jú)限性(xìng)，而(ér)且還(huán)能(néng)直(zhí)接突破高(gāo)級节(jié)點(diǎn)上(shàng)的(de)头(tóu)号(hào)系(xì)統性(xìng)能(néng)瓶颈即互聯問(wèn)題(tí)。这(zhè)些增強(qiáng)功能(néng)可(kě)以(yǐ)滿足客戶在(zài)海量(liàng)數據(jù)流、I/O带(dài)宽(kuān)以(yǐ)及(jí)实时(shí)數據(jù)包(bāo)、DSP和(hé)图(tú)像处理等方(fāng)面(miàn)更(gèng)高(gāo)性(xìng)能(néng)設計(jì)的(de)要(yào)求。

    “赛靈思(sī)後(hòu)續還(huán)将推出(chū)采用(yòng)台(tái)積電(diàn)16nm FinFET工藝技術(shù)的(de)Virtex UltraScale器件(jiàn)，進(jìn)一(yī)步提(tí)升(shēng)系(xì)統集成(chéng)度(dù)和(hé)系(xì)統級單位功耗性(xìng)能(néng)，以(yǐ)滿足高(gāo)端FPGA需求。”湯立人(rén)指出(chū)的(de)赛靈思(sī)未来(lái)規劃(huà)可(kě)謂步步为(wèi)“赢”。

    打(dǎ)造成(chéng)功的(de)UltraScale器件(jiàn)并不(bù)是(shì)“一(yī)个(gè)人(rén)在(zài)戰斗(dǒu)”，赛靈思(sī)還(huán)定(dìng)義了(le)一(yī)套(tào)All Programmable設計(jì)方(fāng)法—UlstraScale設計(jì)方(fāng)法。該方(fāng)法涵蓋最(zuì)佳实踐以(yǐ)及(jí)一(yī)系(xì)列項目規劃(huà)、開(kāi)發(fà)板布(bù)局(jú)和(hé)器件(jiàn)規劃(huà)的(de)項目表(biǎo)，同(tóng)时(shí)能(néng)應(yìng)对(duì)設計(jì)創建、实現(xiàn)和(hé)配置調試等诸多(duō)挑戰。“UlstraScale ASIC級的(de)架構、Vivado設計(jì)工具、再加上(shàng)UlstraFast設計(jì)方(fāng)法三(sān)者(zhě)的(de)統一(yī)才实現(xiàn)了(le)ASIC級的(de)优勢。”湯立人(rén)指出(chū)。

未来(lái)加速縱橫融合

     FPGA大廠(chǎng)将借(jiè)助橫向(xiàng)整合和(hé)縱向(xiàng)創新之力，加快(kuài)融合，形成(chéng)功能(néng)性(xìng)能(néng)更(gèng)強(qiáng)大的(de)産品。

    可(kě)以(yǐ)说(shuō)FPGA“麻(má)雀虽小，卻五(wǔ)髒俱全(quán)”。随着産品自(zì)身(shēn)升(shēng)級與(yǔ)應(yìng)用(yòng)需求的(de)双(shuāng)重(zhòng)驅動(dòng)，FPGA未来(lái)仍将不(bù)斷向(xiàng)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)向(xiàng)發(fà)展(zhǎn)：一(yī)是(shì)高(gāo)密度(dù)、高(gāo)速度(dù)、宽(kuān)頻带(dài)，二(èr)是(shì)低電(diàn)壓、低功耗，三(sān)是(shì)低成(chéng)本(běn)、低價格，四(sì)是(shì)系(xì)統集成(chéng)，五(wǔ)是(shì)動(dòng)态可(kě)重(zhòng)構及(jí)單片(piàn)集群(qún)。这(zhè)些發(fà)展(zhǎn)方(fāng)向(xiàng)并不(bù)相互排斥，甚至(zhì)可(kě)以(yǐ)并駕齊驅，FPGA大廠(chǎng)也(yě)将借(jiè)助橫向(xiàng)整合和(hé)縱向(xiàng)創新之力，加快(kuài)融合上(shàng)述發(fà)展(zhǎn)方(fāng)向(xiàng)的(de)特(tè)點(diǎn)，形成(chéng)功能(néng)性(xìng)能(néng)更(gèng)強(qiáng)大的(de)産品。

    “在(zài)縱向(xiàng)創新方(fāng)面(miàn)還(huán)有(yǒu)很多(duō)創新機(jī)会(huì)，除了(le)增加模數IC之外(wài)，其实還(huán)可(kě)以(yǐ)增加更(gèng)多(duō)的(de)功能(néng)。未来(lái)Altera甚至(zhì)可(kě)能(néng)会(huì)利用(yòng)Enpirion公司在(zài)電(diàn)源方(fāng)面(miàn)的(de)技術(shù)，将電(diàn)源模块(kuài)集成(chéng)進(jìn)FPGA內(nèi)部(bù)，從而(ér)簡化(huà)FPGA系(xì)統開(kāi)發(fà)过(guò)程。”Mark Davidson表(biǎo)示，“另(lìng)外(wài)，在(zài)縱向(xiàng)創新的(de)同(tóng)时(shí)也(yě)需要(yào)橫向(xiàng)創新，因(yīn)为(wèi)現(xiàn)在(zài)電(diàn)源設計(jì)變(biàn)得越来(lái)越困難，在(zài)設計(jì)FPGA的(de)时(shí)候要(yào)考慮到(dào)電(diàn)源設計(jì)，或(huò)者(zhě)在(zài)設計(jì)電(diàn)源的(de)时(shí)候也(yě)要(yào)考慮到(dào)FPGA的(de)設計(jì)，Altera也(yě)将在(zài)縱向(xiàng)和(hé)橫向(xiàng)方(fāng)面(miàn)不(bù)斷加強(qiáng)創新。”

    而(ér)这(zhè)些創新付诸实踐還(huán)得仰仗“软(ruǎn)件(jiàn)平台(tái)”的(de)力量(liàng)，因(yīn)FPGA上(shàng)市(shì)时(shí)間(jiān)和(hé)成(chéng)本(běn)很大程度(dù)上(shàng)取(qǔ)決于(yú)開(kāi)發(fà)人(rén)員如(rú)何運用(yòng)工具解(jiě)決新一(yī)代(dài)複雜性(xìng)問(wèn)題(tí)。從FPGA到(dào)All Programmalbe，從以(yǐ)前(qián)的(de)單工藝节(jié)點(diǎn)發(fà)展(zhǎn)到(dào)多(duō)種(zhǒng)工藝共(gòng)存，三(sān)大産品系(xì)列(FPGA、SoC、3D IC)共(gòng)同(tóng)發(fà)展(zhǎn)，系(xì)統的(de)複雜程度(dù)增加了(le)幾(jǐ)十(shí)倍，但是(shì)需要(yào)在(zài)同(tóng)樣(yàng)的(de)时(shí)間(jiān)甚至(zhì)更(gèng)短(duǎn)的(de)时(shí)間(jiān)內(nèi)完成(chéng)開(kāi)發(fà)的(de)工作，软(ruǎn)件(jiàn)開(kāi)發(fà)平台(tái)越来(lái)越重(zhòng)要(yào)。赛靈思(sī)定(dìng)義的(de)一(yī)套(tào)All Programmable設計(jì)方(fāng)法—UlstraScale設計(jì)方(fāng)法算是(shì)應(yìng)时(shí)之舉，也(yě)因(yīn)为(wèi)赛靈思(sī)在(zài)软(ruǎn)件(jiàn)工具平台(tái)上(shàng)的(de)努力，讓基于(yú)FPGA産品的(de)软(ruǎn)硬(yìng)件(jiàn)協同(tóng)設計(jì)成(chéng)为(wèi)可(kě)能(néng)，激發(fà)FPGA潛力的(de)无限釋放(fàng)。