Altium宣布(bù)Altium 公司的(de)最(zuì)新一(yī)體(tǐ)化(huà)電(diàn)子産品開(kāi)發(fà)系(xì)統Altium Designer 6.0 极(jí)大地(dì)增強(qiáng)了(le)FPGA-PCB 協同(tóng)設計(jì)的(de)能(néng)力，工程师(shī)可(kě)以(yǐ)充分(fēn)利用(yòng)FPGA 作为(wèi)系(xì)統平台(tái)，而(ér)且簡化(huà)大型FPGA 與(yǔ)物(wù)理PCB 平台(tái)的(de)集成(chéng)。 虽然人(rén)们(men)早(zǎo)就(jiù)認識到(dào)了(le)FPGA 給(gěi)邏輯開(kāi)發(fà)带(dài)来(lái)的(de)好(hǎo)处，但把这(zhè)些器件(jiàn)集成(chéng)到(dào)PCB 設計(jì)流程所(suǒ)带(dài)来(lái)的(de)挑戰，会(huì)使得PCB 線(xiàn)路(lù)板設計(jì)變(biàn)得十(shí)分(fēn)複雜并導致(zhì)整體(tǐ)設計(jì)时(shí)間(jiān)超长。通(tòng)常无需考慮PCB 版图(tú)即進(jìn)行FPGA 管(guǎn)脚分(fēn)配，而(ér)在(zài)大規模可(kě)編程器件(jiàn)中(zhōng)使用(yòng)的(de)密集封(fēng)裝(zhuāng)技術(shù)将使得PCB 板布(bù)線(xiàn)成(chéng)为(wèi)极(jí)大的(de)挑戰。 Altium Designer 打(dǎ)破了(le)FPGA 的(de)使用(yòng)障礙，把硬(yìng)連(lián)接的(de)PCB 平台(tái)和(hé)软(ruǎn)件(jiàn)及(jí)软(ruǎn)連(lián)接的(de)邏輯開(kāi)發(fà)集成(chéng)在(zài)一(yī)起，後(hòu)者(zhě)構成(chéng)的(de)嵌入(rù)式智能(néng)通(tòng)过(guò)在(zài)PCB 線(xiàn)路(lù)板上(shàng)編程以(yǐ)創建完整的(de)應(yìng)用(yòng)。 Altium Designer 6.0 改進(jìn)了(le)FPGA 級設計(jì)和(hé)PCB 級設計(jì)間(jiān)的(de)集成(chéng)，開(kāi)發(fà)了(le)很多(duō)新功能(néng)，與(yǔ)現(xiàn)在(zài)的(de)大型可(kě)編程器件(jiàn)相結合， 它(tā)们(men)精簡了(le)産品開(kāi)發(fà)。 “ 大型FPGA 器件(jiàn)的(de)可(kě)用(yòng)性(xìng)正(zhèng)改變(biàn)着工程师(shī)的(de)系(xì)統設計(jì)方(fāng)法——産品中(zhōng)可(kě)以(yǐ)添加更(gèng)多(duō)智能(néng)并同(tóng)时(shí)縮短(duǎn)設計(jì)时(shí)間(jiān)，減少(shǎo)制造成(chéng)本(běn)。” Altium 的(de)創始人(rén)和(hé)CEO Nick Martin 说(shuō)，“Altium Designer 6.0 可(kě)幫助工程师(shī)在(zài)嵌入(rù)式智能(néng)級和(hé)物(wù)理設計(jì)級充分(fēn)利用(yòng)FPGA 提(tí)供的(de)好(hǎo)处，系(xì)統的(de)統一(yī)特(tè)性(xìng)打(dǎ)破了(le)在(zài)主(zhǔ)流設計(jì)中(zhōng)廣泛采用(yòng)可(kě)編程器件(jiàn)的(de)障礙，这(zhè)樣(yàng)可(kě)以(yǐ)充分(fēn)利用(yòng)这(zhè)些器件(jiàn)的(de)擴展(zhǎn)資源，簡化(huà)邏輯和(hé)物(wù)理設計(jì)。” Altium Designer 6.0 引入(rù)了(le)動(dòng)态网(wǎng)絡重(zhòng)分(fēn)配概念，PCB 布(bù)線(xiàn)期(qī)間(jiān)可(kě)在(zài)線(xiàn)交換FPGA 管(guǎn)脚。这(zhè)包(bāo)括重(zhòng)新分(fēn)配預先(xiān)布(bù)線(xiàn)的(de)子网(wǎng)和(hé)交換鍊(liàn)接的(de)差分(fēn)信(xìn)号(hào)对(duì)，差分(fēn)信(xìn)号(hào)对(duì)可(kě)利用(yòng)FPGA 器件(jiàn)上(shàng)充分(fēn)的(de)LVDS 資源。動(dòng)态网(wǎng)絡重(zhòng)分(fēn)配在(zài)板級具有(yǒu)增強(qiáng)了(le)的(de)FPGA 管(guǎn)脚优化(huà)引擎，允许工程师(shī)充分(fēn)利用(yòng)FPGA 器件(jiàn)管(guǎn)脚的(de)可(kě)重(zhòng)新編程特(tè)性(xìng)，在(zài)PCB 板极(jí)獲得最(zuì)优的(de)布(bù)線(xiàn)方(fāng)案(àn)。Altium Designer 系(xì)統的(de)統一(yī)特(tè)性(xìng)允许在(zài)板級完成(chéng)的(de)管(guǎn)脚交換和(hé)FPGA 項目的(de)自(zì)動(dòng)同(tóng)步，減少(shǎo)手(shǒu)動(dòng)調整处理I/O 的(de)耗时(shí)。 通(tòng)常带(dài)有(yǒu)大量(liàng)管(guǎn)脚的(de)FPGA 器件(jiàn)是(shì)密集BGA 型封(fēng)裝(zhuāng)。这(zhè)給(gěi)原型階(jiē)段(duàn)的(de)調試带(dài)来(lái)很大困難，因(yīn)为(wèi)这(zhè)些器件(jiàn)上(shàng)的(de)管(guǎn)脚不(bù)能(néng)直(zhí)接探测。Altium Designer 的(de)LiveDesign 開(kāi)發(fà)方(fāng)法允许工程师(shī)在(zài)開(kāi)發(fà)中(zhōng)可(kě)與(yǔ)基于(yú)FPGA 的(de)設計(jì)直(zhí)接交互。Altium Designer 6.0 具有(yǒu)改進(jìn)的(de)JTAG 器件(jiàn)浏覽器，可(kě)提(tí)供系(xì)統中(zhōng)所(suǒ)有(yǒu)JTAG 器件(jiàn)的(de)管(guǎn)脚狀态顯示，在(zài)調試期(qī)間(jiān)工程师(shī)可(kě)以(yǐ)实时(shí)檢测管(guǎn)脚信(xìn)号(hào)狀态。管(guǎn)脚狀态也(yě)可(kě)以(yǐ)在(zài)源原理图(tú)和(hé)PCB 版图(tú)動(dòng)态顯示，‘定(dìng)位’查看(kàn)設計(jì)文(wén)檔內(nèi)的(de)信(xìn)号(hào)狀态。另(lìng)外(wài)還(huán)有(yǒu)Altium Designer 的(de)FPGA 虛拟儀器，可(kě)用(yòng)来(lái)設定(dìng)并監控FPGA 內(nèi)的(de)信(xìn)号(hào)，給(gěi)設計(jì)师(shī)提(tí)供電(diàn)路(lù)運行完整的(de)狀态图(tú)，以(yǐ)進(jìn)行系(xì)統的(de)邏輯和(hé)物(wù)理調試。 FPGA 系(xì)統的(de)在(zài)線(xiàn)测試在(zài)Altium Designer 6.0 中(zhōng)得到(dào)改進(jìn)，提(tí)供增強(qiáng)的(de)邏輯分(fēn)析儀(LAX)虛拟儀器。可(kě)配置的(de)LAX 可(kě)監控FPGA 內(nèi)從8 位到(dào)64 位带(dài)宽(kuān)的(de)總(zǒng)線(xiàn)，支持(chí)多(duō)重(zhòng)信(xìn)号(hào)集的(de)連(lián)接。任意(yì)信(xìn)号(hào)都可(kě)用(yòng)来(lái)觸發(fà)輸入(rù)或(huò)選定(dìng)为(wèi)數據(jù)源。當可(kě)配置的(de)LAX 連(lián)接到(dào)处理器指令總(zǒng)線(xiàn)时(shí)，總(zǒng)線(xiàn)數據(jù)可(kě)顯示为(wèi)反(fǎn)彙編的(de)代(dài)碼指令，代(dài)碼相關(guān)的(de)問(wèn)題(tí)可(kě)方(fāng)便地(dì)在(zài)虛拟儀器輸出(chū)中(zhōng)進(jìn)行跟蹤。 Altium Designer 6.0 中(zhōng)32 位的(de)基于(yú)FPGA 的(de)处理器系(xì)統也(yě)有(yǒu)更(gèng)多(duō)通(tòng)用(yòng)性(xìng)，支持(chí)大量(liàng)第(dì)三(sān)方(fāng)的(de)软(ruǎn)核和(hé)分(fēn)立处理器，包(bāo)括Xilinx® MicroBlaze™ 软(ruǎn)处理器、Sharp® BlueStreak™ LH79520 (基于(yú)ARM720T) 和(hé)AMCC®PowerPC® 405CR 分(fēn)立处理器。这(zhè)些新器件(jiàn)的(de)支持(chí)，对(duì)于(yú)已經(jīng)有(yǒu)了(le)8 位和(hé)32 位目标(biāo)独立软(ruǎn)处理器支持(chí)的(de)Altium Designer 設計(jì)系(xì)統来(lái)说(shuō)，使設計(jì)者(zhě)在(zài)使用(yòng)FPGA 進(jìn)行嵌入(rù)式系(xì)統開(kāi)發(fà)时(shí)更(gèng)加靈活。Altium Designer 6.0 提(tí)供的(de)包(bāo)裹連(lián)接器內(nèi)核可(kě)幫助設計(jì)者(zhě)定(dìng)位支持(chí)的(de)第(dì)三(sān)方(fāng)处理器，同(tóng)时(shí)保留Altium Designer 环(huán)境的(de)所(suǒ)有(yǒu)設計(jì)功能(néng)，包(bāo)括使用(yòng)Altium Designer 虛拟儀器方(fāng)便地(dì)連(lián)接基于(yú)FPGA 外(wài)設和(hé)用(yòng)LiveDesign 進(jìn)行調試。Altium基于(yú)Viper 的(de)編譯器工具鍊(liàn)保證所(suǒ)有(yǒu)处理器間(jiān)的(de)软(ruǎn)件(jiàn)兼容性(xìng)，包(bāo)裹連(lián)接器內(nèi)核提(tí)供硬(yìng)件(jiàn)兼容性(xìng)。这(zhè)意(yì)味着嵌入(rù)式設計(jì)师(shī)无需花費高(gāo)昂的(de)重(zhòng)新設計(jì)工程的(de)代(dài)價即可(kě)在(zài)处理器間(jiān)進(jìn)行設計(jì)移植。

更(gèng)多(duō)資訊請關(guān)注:www.minyingyiyuan.com

文(wén)章(zhāng)摘自(zì)：https://www.aliyun.com/zixun/content/2_6_762336.html?spm=5176.100033.400001.37.fj9Ycw