基于(yú)FPGA的(de)原型在(zài)这(zhè)方(fāng)面(miàn)扮演着越来(lái)越重(zhòng)要(yào)的(de)角(jiǎo)色(sè)，因(yīn)为(wèi)它(tā)比其他(tā)任何可(kě)用(yòng)的(de)工具更(gèng)能(néng)滿足并發(fà)验(yàn)證的(de)速度(dù)要(yào)求。
在(zài)原型開(kāi)發(fà)和(hé)運行方(fāng)面(miàn)曆史悠久，因(yīn)此(cǐ)用(yòng)戶在(zài)部(bù)署(shǔ)基于(yú)FPGA的(de)原型設計(jì)时(shí)仍然非(fēi)常谨慎。
盡管(guǎn)如(rú)此(cǐ)，一(yī)旦原型機(jī)運行，它(tā)可(kě)以(yǐ)成(chéng)为(wèi)实際芯片(piàn)和(hé)系(xì)統的(de)預生(shēng)産版本(běn)，为(wèi)用(yòng)戶提(tí)供真(zhēn)正(zhèng)的(de)硬(yìng)件(jiàn)和(hé)软(ruǎn)件(jiàn)验(yàn)證和(hé)集成(chéng)平台(tái)。
什麼(me)東(dōng)西(xī)呢？
那(nà)麼(me)为(wèi)什麼(me)現(xiàn)在(zài)原型設計(jì)很難做到(dào)呢？
面(miàn)向(xiàng)基于(yú)FPGA的(de)原型開(kāi)發(fà)人(rén)員面(miàn)臨的(de)主(zhǔ)要(yào)問(wèn)題(tí)是(shì)：
将具有(yǒu)不(bù)同(tóng)數量(liàng)的(de)端口(kǒu)，阵(zhèn)列大小，數據(jù)總(zǒng)線(xiàn)和(hé)地(dì)址總(zǒng)線(xiàn)宽(kuān)度(dù)的(de)ASIC存儲器映射到(dào)双(shuāng)端口(kǒu)FPGA存儲器的(de)固定(dìng)結構中(zhōng)是(shì)困難的(de)。
當使用(yòng)基于(yú)FPGA的(de)原型作为(wèi)验(yàn)證工具时(shí)，必須滿足适當的(de)硬(yìng)件(jiàn)和(hé)软(ruǎn)件(jiàn)調試要(yào)求。
这(zhè)些問(wèn)題(tí)導致(zhì)原型設計(jì)时(shí)間(jiān)通(tòng)常以(yǐ)幾(jǐ)个(gè)月(yuè)为(wèi)單位進(jìn)行测量(liàng)，这(zhè)在(zài)當今快(kuài)节(jié)奏的(de)行業中(zhōng)已經(jīng)很长时(shí)間(jiān)了(le)。
通(tòng)常，FPGA原型平台(tái)需要(yào)对(duì)ASIC寄存器傳輸級（RTL）進(jìn)行重(zhòng)大更(gèng)改。这(zhè)是(shì)一(yī)个(gè)缺點(diǎn)，有(yǒu)两(liǎng)个(gè)原因(yīn)：費时(shí);而(ér)且这(zhè)个(gè)設計(jì)與(yǔ)ASIC的(de)設計(jì)非(fēi)常接近(jìn)，但并不(bù)完全(quán)一(yī)樣(yàng)。
fpga招聘 fpga求職 fpga培訓 verilog入(rù)門(mén) verilog verilog基本(běn)知識
fpga时(shí)序約束(shù) fpga入(rù)門(mén)資料 fpga入(rù)門(mén) fpga如(rú)何入(rù)門(mén)
FPGA的(de)时(shí)鐘(zhōng)实現(xiàn)
为(wèi)了(le)能(néng)够通(tòng)过(guò)構建保證FPGA时(shí)序收(shōu)斂，專有(yǒu)的(de)时(shí)鐘(zhōng)实現(xiàn)技術(shù)可(kě)以(yǐ)消除所(suǒ)有(yǒu)的(de)FPGA保持(chí)时(shí)間(jiān)違規，并消除所(suǒ)有(yǒu)FPGA时(shí)鐘(zhōng)的(de)限制，这(zhè)对(duì)于(yú)順利实現(xiàn)設計(jì)至(zhì)關(guān)重(zhòng)要(yào)。
这(zhè)種(zhǒng)时(shí)鐘(zhōng)技術(shù)是(shì)提(tí)供许多(duō)高(gāo)級使用(yòng)模式和(hé)調試功能(néng)的(de)基礎。 Cadence的(de)Protium S1 FPGA原型平台(tái)为(wèi)解(jiě)決这(zhè)些挑戰提(tí)供了(le)一(yī)種(zhǒng)方(fāng)法。
該平台(tái)的(de)另(lìng)一(yī)項創新技術(shù)是(shì)集成(chéng)存儲器編譯器，可(kě)自(zì)動(dòng)将不(bù)同(tóng)端口(kǒu)，大小和(hé)宽(kuān)度(dù)的(de)ASIC存儲器映射到(dào)FPGA中(zhōng)提(tí)供的(de)双(shuāng)端口(kǒu)存儲器上(shàng)。
內(nèi)存編譯器還(huán)可(kě)以(yǐ)與(yǔ)物(wù)理內(nèi)存子卡(kǎ)上(shàng)的(de)外(wài)部(bù)大容量(liàng)存儲器一(yī)起使用(yòng)，以(yǐ)两(liǎng)種(zhǒng)方(fāng)式擴展(zhǎn)FPGA中(zhōng)可(kě)用(yòng)的(de)內(nèi)存量(liàng)：
它(tā)具有(yǒu)一(yī)个(gè)外(wài)部(bù)SRAM卡(kǎ)，对(duì)用(yòng)戶来(lái)说(shuō)是(shì)100％透明(míng)的(de)，并将FPGA內(nèi)存從80Mbits增加到(dào)128Mbytes。
它(tā)具有(yǒu)包(bāo)含16GB DDR內(nèi)存的(de)外(wài)部(bù)DRAM卡(kǎ)，具有(yǒu)充當內(nèi)存SpeedBridge的(de)独立FPGA和(hé)內(nèi)存協議轉(zhuǎn)換器，使得16GB DDR內(nèi)存看(kàn)起来(lái)像LPDDR2 / 3/4，DDR3 / 4 ，HBM或(huò)UFS等。
調試要(yào)求
基于(yú)FPGA的(de)原型的(de)調試分(fēn)为(wèi)两(liǎng)大類(lèi)。首先(xiān)，硬(yìng)件(jiàn)調試主(zhǔ)要(yào)用(yòng)于(yú)調出(chū)原型，并在(zài)運行时(shí)調試意(yì)外(wài)的(de)行为(wèi)。
这(zhè)个(gè)要(yào)求可(kě)以(yǐ)在(zài)原型平台(tái)上(shàng)通(tòng)过(guò)以(yǐ)下(xià)方(fāng)式来(lái)解(jiě)決：
跨FPGA的(de)波(bō)形捕獲和(hé)查看(kàn)。
能(néng)够強(qiáng)制內(nèi)部(bù)信(xìn)号(hào)为(wèi)“0”或(huò)“1”，并在(zài)需要(yào)时(shí)釋放(fàng)。
实时(shí)監控關(guān)鍵信(xìn)号(hào)。
软(ruǎn)件(jiàn)調試是(shì)基于(yú)FPGA的(de)原型的(de)另(lìng)一(yī)主(zhǔ)要(yào)使用(yòng)模式。支持(chí)它(tā)需要(yào)一(yī)組不(bù)同(tóng)的(de)功能(néng)：
fpga招聘 fpga求職 fpga培訓 verilog入(rù)門(mén) verilog verilog基本(běn)知識
fpga时(shí)序約束(shù) fpga入(rù)門(mén)資料 fpga入(rù)門(mén) fpga如(rú)何入(rù)門(mén)
JTAG和(hé)UART端口(kǒu)。
後(hòu)門(mén)內(nèi)存訪問(wèn)读(dú)写任何內(nèi)存的(de)內(nèi)容，例如(rú)上(shàng)傳一(yī)个(gè)新的(de)啟動(dòng)代(dài)碼。
全(quán)时(shí)鐘(zhōng)控制按需要(yào)停止和(hé)恢複时(shí)鐘(zhōng)。
完全(quán)遠(yuǎn)程訪問(wèn)Protium S1系(xì)統。
ASIC設計(jì)人(rén)員已經(jīng)發(fà)現(xiàn)，基于(yú)FPGA的(de)原型設計(jì)面(miàn)臨着实施的(de)挑戰，因(yīn)为(wèi)各(gè)種(zhǒng)需要(yào)數月(yuè)才能(néng)解(jiě)決的(de)問(wèn)題(tí)。
通(tòng)过(guò)实現(xiàn)大部(bù)分(fēn)流程的(de)自(zì)動(dòng)化(huà)，将手(shǒu)头(tóu)上(shàng)的(de)解(jiě)決方(fāng)案(àn)從幾(jǐ)个(gè)月(yuè)縮短(duǎn)到(dào)幾(jǐ)个(gè)星(xīng)期(qī)的(de)解(jiě)決方(fāng)案(àn)将会(huì)加速上(shàng)市(shì)时(shí)間(jiān)达(dá)數月(yuè)。
fpga招聘 fpga求職 fpga培訓 verilog入(rù)門(mén) verilog verilog基本(běn)知識
fpga时(shí)序約束(shù) fpga入(rù)門(mén)資料 fpga入(rù)門(mén) fpga如(rú)何入(rù)門(mén)
