学習FPGA不(bù)難，難就(jiù)難在(zài)FPGA的(de)“準備工作”太多(duō)。很多(duō)人(rén)学不(bù)会(huì)，因(yīn)为(wèi)前(qián)期(qī)準備不(bù)足，所(suǒ)以(yǐ)才会(huì)導致(zhì)後(hòu)面(miàn)的(de)問(wèn)題(tí)出(chū)現(xiàn)！非(fēi)核心(xīn)知識，用(yòng)到(dào)什麼(me)学什麼(me)，这(zhè)是(shì)明(míng)德揚一(yī)貫的(de)学習观點(diǎn)。

        fpga学習你需要(yào)準備什麼(me)呢？

        verilog你不(bù)拿去(qù)用(yòng)就(jiù)学，那(nà)你可(kě)能(néng)会(huì)把整本(běn)書(shū)都学習一(yī)遍(biàn)。如(rú)果(guǒ)你去(qù)根(gēn)據(jù)項目需要(yào)来(lái)学，你会(huì)發(fà)現(xiàn)原来(lái)verilog用(yòng)来(lái)用(yòng)去(qù)就(jiù)那(nà)幾(jǐ)句(jù)語(yǔ)法。所(suǒ)以(yǐ)你提(tí)前(qián)学習一(yī)下(xià)verilog的(de)知識。

2、时(shí)序約束(shù)的(de)学習準備

       項目中(zhōng)遇到(dào)时(shí)序問(wèn)題(tí)了(le)，所(suǒ)以(yǐ)我(wǒ)们(men)要(yào)学时(shí)序和(hé)时(shí)序約束(shù)。提(tí)前(qián)学習一(yī)下(xià)时(shí)序課程对(duì)你後(hòu)面(miàn)学習起来(lái)更(gèng)輕(qīng)松，沒(méi)有(yǒu)时(shí)序課程可(kě)以(yǐ)到(dào)明(míng)德揚官网(wǎng)学習，明(míng)德揚提(tí)供了(le)大量(liàng)的(de)在(zài)線(xiàn)免費fpga时(shí)序約束(shù)課程視頻。

3、其他(tā)課程学習準備

       項目中(zhōng)資源不(bù)足了(le)，因(yīn)此(cǐ)我(wǒ)们(men)去(qù)想(xiǎng)节(jié)省(shěng)資源的(de)方(fāng)法，如(rú)了(le)解(jiě)FPGA結構、速度(dù)換資源、代(dài)碼結構优化(huà)等內(nèi)容。項目中(zhōng)时(shí)鐘(zhōng)速度(dù)快(kuài)不(bù)了(le)，因(yīn)此(cǐ)我(wǒ)们(men)要(yào)学流水(shuǐ)線(xiàn)。这(zhè)些知識只(zhī)有(yǒu)遇到(dào)了(le)，才会(huì)有(yǒu)深刻的(de)印(yìn)象(xiàng)。很多(duō)人(rén)又说(shuō)，我(wǒ)都沒(méi)項目做，那(nà)豈不(bù)是(shì)不(bù)要(yào)学了(le)？幸好(hǎo)明(míng)德揚全(quán)日(rì)制就(jiù)業班都想(xiǎng)到(dào)这(zhè)个(gè)情(qíng)況，把項目中(zhōng)遇到(dào)的(de)問(wèn)題(tí)，都弄成(chéng)練習題(tí)，供同(tóng)学们(men)学習，这(zhè)樣(yàng)就(jiù)保證了(le)学員能(néng)够学到(dào)真(zhēn)本(běn)事(shì)了(le)。