本(běn)文(wén)为(wèi)明(míng)德揚原創文(wén)章(zhāng)，轉(zhuǎn)载請注明(míng)出(chū)处！

加入(rù)技術(shù)交流群(qún)，獲取(qǔ)開(kāi)源工程，了(le)解(jiě)更(gèng)多(duō)開(kāi)發(fà)板咨詢或(huò)者(zhě)參與(yǔ)活動(dòng)請聯系(xì)黃老(lǎo)师(shī)：13316124179（微信(xìn)同(tóng)号(hào)）

1. 引言

Field Programmable Gate Array（簡稱，FPGA）于(yú)1985年(nián)由(yóu)XILINX創始人(rén)之一(yī)Ross Freeman發(fà)明(míng)，第(dì)一(yī)颗(kē)FPGA芯片(piàn)XC2064为(wèi)XILINX所(suǒ)發(fà)明(míng)，FPGA一(yī)經(jīng)發(fà)明(míng)，後(hòu)續的(de)發(fà)展(zhǎn)速度(dù)之快(kuài)，超出(chū)大多(duō)數人(rén)的(de)想(xiǎng)象(xiàng)，近(jìn)些年(nián)的(de)FPGA，始終(zhōng)引領先(xiān)進(jìn)的(de)工藝。在(zài)通(tòng)信(xìn)等領域FPGA有(yǒu)着廣泛的(de)應(yìng)用(yòng)，通(tòng)信(xìn)領域需要(yào)高(gāo)速的(de)通(tòng)信(xìn)協議处理方(fāng)式，另(lìng)一(yī)方(fāng)面(miàn)通(tòng)信(xìn)協議随时(shí)都在(zài)修改，不(bù)适合做成(chéng)專門(mén)的(de)芯片(piàn)，所(suǒ)以(yǐ)能(néng)够靈活改變(biàn)的(de)功能(néng)的(de)FPGA就(jiù)成(chéng)了(le)首選。 并行和(hé)可(kě)編程是(shì)FPGA最(zuì)大的(de)优勢。

2. 核心(xīn)板設計(jì)

今天(tiān)分(fēn)享的(de)核心(xīn)板采用(yòng)LATTICE公司CrossLink-NX系(xì)列的(de)LIFCL-17-7MG121C作为(wèi)主(zhǔ)控制器，特(tè)别适合MIPI總(zǒng)線(xiàn)的(de)開(kāi)發(fà)。核心(xīn)板采用(yòng)88个(gè)槽形孔與(yǔ)母板連(lián)接，其中(zhōng)GPIO信(xìn)号(hào)54个(gè)，D-PHY信(xìn)号(hào)20个(gè)，電(diàn)源和(hé)地(dì)14个(gè)。这(zhè)款核心(xīn)板能(néng)够方(fāng)便用(yòng)戶对(duì)核心(xīn)板的(de)二(èr)次(cì)開(kāi)發(fà)利用(yòng)。核心(xīn)板結構尺寸(cùn)为(wèi)66(mm)× 54(mm)。整个(gè)開(kāi)發(fà)系(xì)統的(de)結構如(rú)图(tú)1所(suǒ)示，核心(xīn)板布(bù)局(jú)布(bù)線(xiàn)图(tú)如(rú)图(tú)2所(suǒ)示。

图(tú)1 核心(xīn)板結構图(tú)

图(tú)2核心(xīn)板布(bù)局(jú)布(bù)線(xiàn)图(tú)

2.1主(zhǔ)要(yào)電(diàn)路(lù)設計(jì)

2.1.1 FPGA芯片(piàn)選擇

核心(xīn)板使用(yòng)的(de)是(shì)LATTICE公司CrossLink-NX系(xì)列的(de)FPGA芯片(piàn)，芯片(piàn)型号(hào)LIFCL-17-7MG121C。速度(dù)等級为(wèi)7，温(wēn)度(dù)等級为(wèi)工業級。此(cǐ)型号(hào)为(wèi)BGA封(fēng)裝(zhuāng)，121个(gè)引脚，引脚間(jiān)距为(wèi)0.5mm。LIFCL-17-7MG121C FPGA的(de)BANK分(fēn)布(bù)如(rú)图(tú)3所(suǒ)示，FPGA參數如(rú)表(biǎo)1所(suǒ)示。

图(tú)3 LIFCL-17-7MG121C FPGA BANK分(fēn)布(bù)

表(biǎo)1 FPGA參數表(biǎo)：

2.1.2 FPGA BANK接口(kǒu)電(diàn)平選擇

核心(xīn)板上(shàng)对(duì)外(wài)的(de)BANK分(fēn)别为(wèi)BANK3/4/5，这(zhè)些BANK的(de)IO均支持(chí)1.8V/1.2V两(liǎng)種(zhǒng)電(diàn)平可(kě)調。如(rú)果(guǒ)需要(yào)更(gèng)換電(diàn)平，只(zhī)需要(yào)更(gèng)換对(duì)應(yìng)位置磁珠(zhū)即可(kě)实現(xiàn)調整，核心(xīn)板BANK電(diàn)平調节(jié)磁珠(zhū)位置，如(rú)下(xià)表(biǎo)所(suǒ)示。

表(biǎo)2 BANK電(diàn)平調节(jié)磁珠(zhū)位号(hào)

2.1.3 QSPI Flash

核心(xīn)板配有(yǒu)一(yī)片(piàn)128Mbit大小的(de)Quad-SPI Flash芯片(piàn)，型号(hào)为(wèi)MX25L12835FM2I，它(tā)使用(yòng)3.3V CMOS電(diàn)壓标(biāo)準。由(yóu)于(yú)QSPI FLASH的(de)非(fēi)易失特(tè)性(xìng)，在(zài)使用(yòng)中(zhōng)，它(tā)可(kě)以(yǐ)存儲FPGA的(de)配置Bin文(wén)件(jiàn)以(yǐ)及(jí)其它(tā)的(de)用(yòng)戶數據(jù)文(wén)件(jiàn)。

2.1.4 时(shí)鐘(zhōng)電(diàn)路(lù)

MP5659核心(xīn)板为(wèi)了(le)準确适配25MHz的(de)系(xì)統晶振。晶振輸出(chū)連(lián)接到(dào)FPGA BANK1 的(de)全(quán)局(jú)时(shí)鐘(zhōng)，这(zhè)个(gè)全(quán)局(jú)时(shí)鐘(zhōng)用(yòng)来(lái)驅動(dòng)FPGA 內(nèi)的(de)用(yòng)戶邏輯電(diàn)路(lù)。該时(shí)鐘(zhōng)源的(de)原理图(tú)如(rú)图(tú)4所(suǒ)示。

图(tú)4 时(shí)鐘(zhōng)電(diàn)路(lù)

2.1.5 JTAG調試口(kǒu)

MP5659核心(xīn)板板载了(le)一(yī)个(gè)8PIN的(de)單排贴片(piàn)JTAG下(xià)载調試口(kǒu)，方(fāng)便用(yòng)戶單独調試FPGA。核心(xīn)板的(de)JTAG接口(kǒu)連(lián)接示意(yì)如(rú)图(tú)5所(suǒ)示。

图(tú)5 JTAG調試接口(kǒu)電(diàn)路(lù)图(tú)

2.1.5 Flash配置接口(kǒu)

MP5659核心(xīn)板板载了(le)一(yī)个(gè)2*7 PIN的(de)双(shuāng)排贴片(piàn)Flash下(xià)载口(kǒu)，方(fāng)便用(yòng)戶将邏輯燒写到(dào)Flash里(lǐ)。核心(xīn)板的(de)Flash配置接口(kǒu)連(lián)接示意(yì)如(rú)图(tú)6所(suǒ)示。

图(tú)6 Flash配置接口(kǒu)電(diàn)路(lù)图(tú)

2.1.5 核心(xīn)板電(diàn)源

核心(xīn)板集成(chéng)電(diàn)源管(guǎn)理，+12V電(diàn)源輸入(rù)通(tòng)过(guò)TI 電(diàn)源芯片(piàn)TPS563202 産生(shēng)+1.0V、+1.2V、+1.8V、+3.3V電(diàn)壓，为(wèi)VCC、VCCIO、晶振、FLASH等供電(diàn)。+1.8V電(diàn)壓經(jīng)过(guò)ETA5050V0S2F轉(zhuǎn)換为(wèi)LDO_1.0 V直(zhí)流，为(wèi)VCCDPHY、VCCPLLDPHY提(tí)供1.0V的(de)電(diàn)壓。+3.3V 電(diàn)壓經(jīng)过(guò)ETA5050V0S2F轉(zhuǎn)換为(wèi)LDO_1.8V直(zhí)流，为(wèi)VCCADPHY、VCCAUX提(tí)供1.8V的(de)電(diàn)壓。核心(xīn)板供電(diàn)架構如(rú)图(tú)7所(suǒ)示。

图(tú)7 電(diàn)源拓撲結構图(tú)

3. 總(zǒng)結

通(tòng)过(guò)以(yǐ)上(shàng)描述，我(wǒ)们(men)能(néng)够清(qīng)晰看(kàn)到(dào)这(zhè)个(gè)核心(xīn)板所(suǒ)含有(yǒu)的(de)接口(kǒu)和(hé)功能(néng)。这(zhè)款核心(xīn)板的(de)槽形孔擴展(zhǎn)出(chū)了(le)54个(gè)IO，其中(zhōng)BANK3、BANK4、BANK5的(de)全(quán)部(bù)IO的(de)電(diàn)平可(kě)以(yǐ)通(tòng)过(guò)更(gèng)換核心(xīn)板上(shàng)的(de)磁珠(zhū)来(lái)修改，滿足用(yòng)戶对(duì)+1.2V、+1.8V電(diàn)平接口(kǒu)的(de)需求；另(lìng)外(wài)核心(xīn)板也(yě)擴展(zhǎn)出(chū)了(le)8对(duì)D-PHY接口(kǒu)。而(ér)且IO連(lián)接部(bù)分(fēn)，同(tóng)一(yī)个(gè)BANK管(guǎn)脚到(dào)連(lián)接器接口(kǒu)之間(jiān)走(zǒu)線(xiàn)做了(le)等长和(hé)差分(fēn)处理，对(duì)于(yú)二(èr)次(cì)開(kāi)發(fà)来(lái)说(shuō)，非(fēi)常适合。

如(rú)需了(le)解(jiě)更(gèng)多(duō)開(kāi)發(fà)板咨詢或(huò)者(zhě)參與(yǔ)活動(dòng)請聯系(xì)黃老(lǎo)师(shī)：13316124179（微信(xìn)同(tóng)号(hào)）