过(guò)去(qù)3年(nián)来(lái)，盡管(guǎn)客戶十(shí)分(fēn)認可(kě)莱迪思(sī) (Lattice) Nexus FPGA平台(tái)在(zài)低功耗領域做出(chū)的(de)種(zhǒng)種(zhǒng)創新，
但在(zài)與(yǔ)他(tā)们(men)的(de)交流过(guò)程中(zhōng)，我(wǒ)们(men)發(fà)現(xiàn)除功耗外(wài)，性(xìng)能(néng)和(hé)尺寸(cùn)也(yě)日(rì)益成(chéng)为(wèi)客戶關(guān)注的(de)關(guān)鍵要(yào)素。
幸運的(de)是(shì)，这(zhè)些與(yǔ)莱迪思(sī)最(zuì)擅长的(de)領域完全(quán)吻合。于(yú)是(shì)，基于(yú)Nexus平台(tái)取(qǔ)得的(de)一(yī)系(xì)列創新成(chéng)果(guǒ)，莱迪思(sī)推出(chū)了(le)全(quán)新低功耗中(zhōng)端Avant FPGA平台(tái)。
Avant産品主(zhǔ)要(yào)面(miàn)向(xiàng)通(tòng)信(xìn)、計(jì)算、工業和(hé)汽車等領域。與(yǔ)此(cǐ)前(qián)的(de)産品相比，Avant平台(tái)在(zài)性(xìng)能(néng)和(hé)硬(yìng)件(jiàn)資源方(fāng)面(miàn)得到(dào)了(le)進(jìn)一(yī)步的(de)強(qiáng)化(huà)，
例如(rú)邏輯單元(yuán)容量(liàng)达(dá)到(dào)了(le)500K，相比以(yǐ)往100K-150K的(de)配置，提(tí)升(shēng)了(le)5倍；带(dài)宽(kuān)提(tí)升(shēng)了(le)10倍，計(jì)算性(xìng)能(néng)提(tí)升(shēng)30倍。
它(tā)的(de)面(miàn)世不(bù)但意(yì)味着莱迪思(sī)邁入(rù)了(le)中(zhōng)端FPGA供應(yìng)商的(de)行列，還(huán)打(dǎ)開(kāi)了(le)一(yī)扇(shàn)通(tòng)往30亿(yì)美元(yuán)增量(liàng)市(shì)场的(de)新大門(mén)。
打(dǎ)造史上(shàng)最(zuì)強(qiáng)産品組合
“低功耗”、“先(xiān)進(jìn)的(de)互聯”和(hé)“优化(huà)的(de)計(jì)算”是(shì)Avant平台(tái)的(de)三(sān)大核心(xīn)特(tè)點(diǎn)，
其關(guān)鍵的(de)架構亮(liàng)點(diǎn)包(bāo)括25G SERDES和(hé)并行I/O标(biāo)準，可(kě)滿足各(gè)種(zhǒng)接口(kǒu)的(de)需求，
支持(chí)各(gè)類(lèi)外(wài)部(bù)存儲器接口(kǒu)，包(bāo)括DDR4、DDR5和(hé)LPDDR4以(yǐ)及(jí)傳統标(biāo)準。
同(tóng)时(shí)，與(yǔ)同(tóng)類(lèi)競品器件(jiàn)相比，封(fēng)裝(zhuāng)尺寸(cùn)減小多(duō)达(dá)6倍，可(kě)实現(xiàn)高(gāo)效的(de)小尺寸(cùn)系(xì)統設計(jì)。
與(yǔ)現(xiàn)有(yǒu)的(de)中(zhōng)端FPGA相比，得益于(yú)專为(wèi)低功耗設計(jì)的(de)可(kě)編程結構、功耗优化(huà)的(de)嵌入(rù)式存儲器和(hé)DSP、
低功耗高(gāo)性(xìng)能(néng)SERDES與(yǔ)I/O設計(jì)、內(nèi)置協議邏輯等全(quán)方(fāng)位优化(huà)措施，Avant系(xì)列産品的(de)功耗比同(tóng)類(lèi)競品器件(jiàn)低2.5倍，
可(kě)幫助系(xì)統和(hé)應(yìng)用(yòng)工程师(shī)大幅提(tí)高(gāo)功耗和(hé)散(sàn)热(rè)設計(jì)的(de)效率、降低運營成(chéng)本(běn)、增強(qiáng)可(kě)靠性(xìng)。
與(yǔ)Nexus FPGA平台(tái)選用(yòng)FD-SOI制造工藝不(bù)同(tóng)的(de)是(shì)，此(cǐ)番(fān)Avant選擇了(le)台(tái)積電(diàn)16nm FinFET工藝。
主(zhǔ)要(yào)基于(yú)以(yǐ)下(xià)两(liǎng)方(fāng)面(miàn)的(de)考量(liàng)：一(yī)是(shì)盡管(guǎn)28nm FD-SOI工藝在(zài)功耗方(fāng)面(miàn)的(de)确有(yǒu)优勢，但FinFET的(de)IP更(gèng)豐富，更(gèng)容易提(tí)升(shēng)産量(liàng)。
從实際效果(guǒ)来(lái)看(kàn)，16nm FinFET在(zài)低功耗上(shàng)的(de)表(biǎo)現(xiàn)也(yě)相當不(bù)錯；二(èr)是(shì)Avant還(huán)需要(yào)考慮計(jì)算能(néng)力，經(jīng)过(guò)慎重(zhòng)選擇，16nm FinFET工藝对(duì)于(yú)Avant而(ér)言是(shì)非(fēi)常好(hǎo)的(de)選擇。
SERDES互聯方(fāng)面(miàn)，與(yǔ)同(tóng)類(lèi)競品器件(jiàn)相比，性(xìng)能(néng)最(zuì)高(gāo)提(tí)升(shēng)2倍，可(kě)提(tí)供更(gèng)高(gāo)的(de)带(dài)宽(kuān)并減少(shǎo)SERDES鍊(liàn)路(lù)，降低系(xì)統成(chéng)本(běn)及(jí)尺寸(cùn)。
目前(qián)，Avant最(zuì)大能(néng)够支持(chí)25G SERDES，而(ér)以(yǐ)往莱迪思(sī)産品所(suǒ)能(néng)达(dá)到(dào)的(de)SERDES最(zuì)高(gāo)速率是(shì)16G，此(cǐ)外(wài)，PCIe接口(kǒu)支持(chí)也(yě)升(shēng)級到(dào)了(le)Gen 4 x8，內(nèi)存支持(chí)則從LPDDR4擴展(zhǎn)到(dào)DDR5。
“优化(huà)的(de)計(jì)算”包(bāo)含两(liǎng)个(gè)部(bù)分(fēn)：
一(yī)是(shì)瞄準AI推理應(yìng)用(yòng)，对(duì)片(piàn)上(shàng)計(jì)算單元(yuán)中(zhōng)的(de)DSP和(hé)嵌入(rù)式存儲分(fēn)布(bù)分(fēn)别進(jìn)行了(le)強(qiáng)化(huà)和(hé)优化(huà)，更(gèng)有(yǒu)利于(yú)邊(biān)緣計(jì)算；
二(èr)是(shì)增加了(le)安(ān)全(quán)引擎，并优化(huà)、加強(qiáng)了(le)加密算法。
上(shàng)市(shì)时(shí)間(jiān)始終(zhōng)是(shì)客戶最(zuì)为(wèi)關(guān)注的(de)一(yī)个(gè)問(wèn)題(tí)。为(wèi)了(le)便于(yú)客戶更(gèng)快(kuài)地(dì)把Avant應(yìng)用(yòng)到(dào)实際産品中(zhōng)去(qù)，
Avant可(kě)以(yǐ)利用(yòng)莱迪思(sī)現(xiàn)有(yǒu)的(de)所(suǒ)有(yǒu)软(ruǎn)件(jiàn)解(jiě)決方(fāng)案(àn)，包(bāo)括sensAI、mVision、Automate、ORAN解(jiě)決方(fāng)案(àn)集合；PROPEL、RANDIANT設計(jì)工具；
各(gè)類(lèi)IP、SDK套(tào)件(jiàn)和(hé)參考設計(jì)，用(yòng)以(yǐ)縮短(duǎn)設計(jì)周期(qī)，加速開(kāi)發(fà)。
與(yǔ)任何新的(de)嵌入(rù)式設計(jì)一(yī)樣(yàng)，安(ān)全(quán)性(xìng)必須放(fàng)在(zài)首位。
为(wèi)此(cǐ)，莱迪思(sī)的(de)工程师(shī)们(men)在(zài)Avant平台(tái)中(zhōng)采用(yòng)了(le)廣泛的(de)安(ān)全(quán)功能(néng)，如(rú)AES256-GCM、ECC、RSA、防篡改和(hé)物(wù)理不(bù)可(kě)檢测功能(néng)(PUF)。
这(zhè)些功能(néng)使配置和(hé)用(yòng)戶數據(jù)都要(yào)加密和(hé)验(yàn)證，为(wèi)确保FPGA免受惡意(yì)攻擊提(tí)供高(gāo)級别的(de)防護。
此(cǐ)外(wài)，软(ruǎn)錯誤檢测和(hé)糾正(zhèng)确保能(néng)够快(kuài)速檢测到(dào)導致(zhì)软(ruǎn)錯誤的(de)环(huán)境影響，以(yǐ)便采取(qǔ)适當的(de)行動(dòng)啟動(dòng)。
作为(wèi)新的(de)産品系(xì)列，Avant今後(hòu)也(yě)会(huì)和(hé)Nexus平台(tái)一(yī)樣(yàng)針(zhēn)对(duì)不(bù)同(tóng)應(yìng)用(yòng)场景和(hé)需求，
陸續推出(chū)容量(liàng)、接口(kǒu)、控制、視頻規格不(bù)同(tóng)的(de)産品，與(yǔ)Nexus FPGA平台(tái)一(yī)起組成(chéng)莱迪思(sī)“史上(shàng)最(zuì)強(qiáng)産品組合”。
Avant-E，專为(wèi)网(wǎng)絡邊(biān)緣处理而(ér)生(shēng)
莱迪思(sī)Avant-E FPGA是(shì)首款基于(yú)这(zhè)一(yī)新平台(tái)的(de)器件(jiàn)，擁有(yǒu)嵌入(rù)式存儲器和(hé)18 x 18位DSP引擎，每个(gè)可(kě)配置为(wèi)4个(gè)8 x 8位DSP，用(yòng)以(yǐ)提(tí)高(gāo)整體(tǐ)处理速度(dù)。
架構中(zhōng)的(de)分(fēn)布(bù)式資源與(yǔ)AI ASIC芯片(piàn)的(de)架構類(lèi)似，能(néng)够以(yǐ)較低的(de)工作頻率并行处理數據(jù)。
與(yǔ)同(tóng)類(lèi)競品器件(jiàn)相比，Avant-E FPGA的(de)功耗降低了(le)2.5倍之多(duō)。
因(yīn)此(cǐ)，可(kě)用(yòng)作网(wǎng)絡邊(biān)緣設備的(de)AI引擎，可(kě)以(yǐ)在(zài)現(xiàn)场重(zhòng)新編程，幫助系(xì)統架構师(shī)更(gèng)好(hǎo)地(dì)跟上(shàng)AI創新的(de)步伐，这(zhè)些优勢是(shì)其他(tā)处理方(fāng)案(àn)(如(rú)ASIC)難以(yǐ)实現(xiàn)的(de)。
有(yǒu)着明(míng)确时(shí)序要(yào)求的(de)應(yìng)用(yòng)，包(bāo)括工業环(huán)境中(zhōng)的(de)機(jī)器視覺、機(jī)器人(rén)、機(jī)器人(rén)導航和(hé)安(ān)全(quán)攝像头(tóu)是(shì)最(zuì)能(néng)够發(fà)揮Avant-E FPGA优勢的(de)代(dài)表(biǎo)性(xìng)场景。
例如(rú)，自(zì)動(dòng)化(huà)工廠(chǎng)的(de)傳送带(dài)高(gāo)速移動(dòng)，機(jī)器視覺攝像头(tóu)在(zài)監控傳送带(dài)上(shàng)的(de)産品时(shí)必須能(néng)够快(kuài)速感(gǎn)知、思(sī)考并处理它(tā)接收(shōu)的(de)數據(jù)，在(zài)發(fà)現(xiàn)有(yǒu)瑕疵的(de)産品时(shí)，快(kuài)速将其挑出(chū)，進(jìn)行人(rén)工檢查。
在(zài)这(zhè)一(yī)过(guò)程中(zhōng)，需要(yào)經(jīng)过(guò)感(gǎn)知、思(sī)考和(hé)行動(dòng)三(sān)个(gè)階(jiē)段(duàn)，Avant-E FPGA則可(kě)以(yǐ)支持(chí)这(zhè)三(sān)个(gè)關(guān)鍵功能(néng)硬(yìng)件(jiàn)优化(huà)的(de)端到(dào)端实現(xiàn)。
在(zài)“感(gǎn)知”层的(de)預处理模块(kuài)中(zhōng)，Avant-E FPGA擁有(yǒu)靈活的(de)接口(kǒu)，可(kě)輕(qīng)松集成(chéng)不(bù)同(tóng)類(lèi)型的(de)傳感(gǎn)器，
從而(ér)允许更(gèng)多(duō)數據(jù)更(gèng)快(kuài)地(dì)進(jìn)入(rù)流水(shuǐ)線(xiàn)。數據(jù)或(huò)图(tú)像可(kě)以(yǐ)根(gēn)據(jù)需要(yào)在(zài)接口(kǒu)中(zhōng)進(jìn)行調整和(hé)改進(jìn)，然後(hòu)進(jìn)入(rù)到(dào)流水(shuǐ)線(xiàn)的(de)後(hòu)續操作。
進(jìn)入(rù)使用(yòng)AI從數據(jù)中(zhōng)獲取(qǔ)智能(néng)的(de)“思(sī)考”階(jiē)段(duàn)，Avant-E中(zhōng)的(de)硬(yìng)件(jiàn)可(kě)編程性(xìng)和(hé)超低功耗能(néng)够最(zuì)小化(huà)密集計(jì)算的(de)功耗。
之後(hòu)，凭借(jiè)硬(yìng)件(jiàn)加速後(hòu)处理能(néng)力，Avant-E FPGA可(kě)以(yǐ)有(yǒu)效減少(shǎo)整个(gè)流水(shuǐ)線(xiàn)的(de)延遲，當需要(yào)在(zài)特(tè)定(dìng)时(shí)間(jiān)範圍內(nèi)執行操作时(shí)，这(zhè)一(yī)特(tè)性(xìng)非(fēi)常有(yǒu)利于(yú)实現(xiàn)任务關(guān)鍵型應(yìng)用(yòng)。
結語(yǔ)
随着行業市(shì)场的(de)要(yào)求越来(lái)越高(gāo)、越来(lái)越细(xì)致(zhì)化(huà)，这(zhè)就(jiù)要(yào)求FPGA能(néng)够根(gēn)據(jù)客戶需求做定(dìng)制，或(huò)是(shì)提(tí)供更(gèng)好(hǎo)的(de)解(jiě)決行業痛點(diǎn)的(de)方(fāng)案(àn)。
因(yīn)此(cǐ)，如(rú)何走(zǒu)出(chū)傳統通(tòng)用(yòng)型應(yìng)用(yòng)市(shì)场，針(zhēn)对(duì)行業差异(yì)性(xìng)、區(qū)分(fēn)度(dù)，提(tí)供更(gèng)适合每个(gè)行業的(de)應(yìng)用(yòng)，这(zhè)是(shì)FPGA新的(de)發(fà)展(zhǎn)機(jī)会(huì)，也(yě)是(shì)新的(de)挑戰。
温(wēn)馨提(tí)示：明(míng)德揚除了(le)培訓学習還(huán)有(yǒu)項目承接業务，擅长的(de)項目主(zhǔ)要(yào)包(bāo)括的(de)方(fāng)向(xiàng)有(yǒu)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)面(miàn)：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(kǒu)(IMX472 IMX492)
3. PCIE采集系(xì)統
4. 图(tú)像項目
5. 高(gāo)速多(duō)通(tòng)道(dào)ADDA系(xì)統
6. 基于(yú)FPGA板卡(kǎ)研發(fà)
7. 多(duō)通(tòng)道(dào)高(gāo)靈敏電(diàn)荷放(fàng)大器
8.射頻前(qián)端
http://old.mdy-edu.com/xmucjie/2023/0201/1865.html
（點(diǎn)擊→了(le)解(jiě)項目承接業务詳情(qíng)☝）
需要(yào)了(le)解(jiě)相關(guān)信(xìn)息可(kě)以(yǐ)聯系(xì)：吴老(lǎo)师(shī)18022857217（微信(xìn)同(tóng)号(hào)）
