如(rú)果(guǒ)同(tóng)学们(men)的(de)学習問(wèn)題(tí)我(wǒ)们(men)帖子里(lǐ)面(miàn)沒(méi)有(yǒu)的(de)，請第(dì)一(yī)时(shí)間(jiān)聯系(xì)我(wǒ)微信(xìn)同(tóng)步：易老(lǎo)师(shī)13112063618

明(míng)德揚還(huán)做了(le)抖音(yīn)系(xì)列短(duǎn)視頻，感(gǎn)興趣可(kě)以(yǐ)關(guān)注明(míng)德揚抖音(yīn)号(hào)：FPGA技巧分(fēn)享（87481069842）內(nèi)容不(bù)斷更(gèng)新！點(diǎn)赞＋關(guān)注，学習不(bù)迷路(lù)！

【問(wèn)題(tí)1】温(wēn)度(dù)控制系(xì)統：
1.串口(kǒu)進(jìn)去(qù)之後(hòu)，你有(yǒu)一(yī)个(gè)ASCII轉(zhuǎn)Hex的(de)一(yī)个(gè)模块(kuài) ，然後(hòu)進(jìn)去(qù)之後(hòu)有(yǒu)将包(bāo)头(tóu)解(jiě)析 里(lǐ)面(miàn)進(jìn)入(rù)控制模块(kuài) 可(kě)以(yǐ)直(zhí)接發(fà)送hex數據(jù)進(jìn)入(rù)然後(hòu)加CRC檢验(yàn)
2.原本(běn)出(chū)来(lái)的(de)數據(jù)是(shì)hex數據(jù)也(yě)就(jiù)是(shì)说(shuō)數據(jù)出(chū)来(lái)之後(hòu)，在(zài)上(shàng)位機(jī)去(qù)計(jì)算一(yī)下(xià)就(jiù)好(hǎo)了(le)，反(fǎn)而(ér)簡單，在(zài)这(zhè)里(lǐ)你又将HEX轉(zhuǎn)換为(wèi)ASCII也(yě)就(jiù)是(shì)说(shuō)你上(shàng)去(qù)之後(hòu)又很麻(má)煩，而(ér)且下(xià)面(miàn)处理也(yě)變(biàn)麻(má)煩了(le)。直(zhí)接發(fà)送hex去(qù)上(shàng)位機(jī)解(jiě)析就(jiù)好(hǎo)了(le)，原本(běn)一(yī)个(gè)簡單的(de)小dome最(zuì)後(hòu)反(fǎn)而(ér)變(biàn)複雜了(le)。
3.就(jiù)是(shì)原本(běn)温(wēn)度(dù)的(de)數據(jù)在(zài)采集的(de)过(guò)程中(zhōng) 可(kě)能(néng)会(huì)有(yǒu)不(bù)稳定(dìng)的(de)情(qíng)況，你比如(rú)在(zài)采集的(de)很长的(de)數據(jù)中(zhōng)，有(yǒu)突變(biàn)的(de)，但其实，那(nà)个(gè)是(shì)不(bù)稳定(dìng)的(de)數據(jù)。加一(yī)个(gè)濾波(bō)算法進(jìn)去(qù)。这(zhè)樣(yàng)數據(jù)就(jiù)会(huì)很稳定(dìng)。也(yě)讓这(zhè)个(gè)小dome變(biàn)的(de)有(yǒu)意(yì)義，因(yīn)为(wèi)FPGA主(zhǔ)要(yào)的(de)就(jiù)是(shì)去(qù)做算發(fà) 讓他(tā)發(fà)揮他(tā)本(běn)有(yǒu)的(de)长处，才是(shì)最(zuì)好(hǎo)的(de)做法。

答(dá)：

①項目的(de)功能(néng)需求各(gè)種(zhǒng)各(gè)樣(yàng)，當然去(qù)掉ASCII轉(zhuǎn)換模块(kuài)更(gèng)簡單，但是(shì)有(yǒu)的(de)項目它(tā)的(de)需求就(jiù)是(shì)ASCII碼操作，所(suǒ)以(yǐ)項目功能(néng)的(de)架構最(zuì)終(zhōng)都要(yào)根(gēn)據(jù)需求進(jìn)行設計(jì)。

②然後(hòu)，我(wǒ)们(men)这(zhè)个(gè)温(wēn)度(dù)檢测工程是(shì)一(yī)个(gè)培訓項目，所(suǒ)以(yǐ)關(guān)于(yú)ASCII功能(néng)也(yě)会(huì)加入(rù)到(dào)項目中(zhōng)用(yòng)于(yú)訓練。

③同(tóng)时(shí)，温(wēn)度(dù)檢测只(zhī)是(shì)該工程里(lǐ)核心(xīn)的(de)功能(néng)，其他(tā)功能(néng)的(de)設計(jì)同(tóng)学们(men)也(yě)可(kě)以(yǐ)根(gēn)據(jù)自(zì)己的(de)腦洞(dòng)想(xiǎng)法、自(zì)己的(de)需求進(jìn)行設計(jì)體(tǐ)会(huì)，我(wǒ)们(men)非(fēi)常欢迎同(tóng)学们(men)在(zài)群(qún)提(tí)出(chū)和(hé)分(fēn)享自(zì)己的(de)思(sī)路(lù)想(xiǎng)法，
  互相讨論，共(gòng)同(tóng)進(jìn)步。

④當然同(tóng)学们(men)也(yě)可(kě)以(yǐ)蹲一(yī)下(xià)我(wǒ)们(men)不(bù)定(dìng)期(qī)開(kāi)播的(de)潘老(lǎo)师(shī)直(zhí)播間(jiān)，把自(zì)己項目功能(néng)設計(jì)、架構設計(jì)等等的(de)疑問(wèn)和(hé)需求提(tí)出(chū)来(lái)，跟潘老(lǎo)师(shī)進(jìn)行讨論，解(jiě)決你的(de)問(wèn)題(tí)。

【問(wèn)題(tí)2】問(wèn)：在(zài)下(xià)面(miàn)的(de)DS18B20的(de)读(dú)时(shí)序中(zhōng)，中(zhōng)間(jiān)部(bù)分(fēn)(即紅(hóng)色(sè)框部(bù)分(fēn))，是(shì)否指FPGA要(yào)輸出(chū)高(gāo)電(diàn)平 ？

答(dá)：不(bù)正(zhèng)确。該时(shí)序前(qián)面(miàn)一(yī)段(duàn)是(shì)FPGA輸出(chū)低電(diàn)平(dq_out为(wèi)0，dout_out_en为(wèi)1)。然後(hòu)是(shì)FPGA釋放(fàng)總(zǒng)線(xiàn)(dq_out_en为(wèi)0，dq_out不(bù)關(guān)心(xīn))。
   在(zài)後(hòu)一(yī)段(duàn)，是(shì)DS18B20輸出(chū)值，FPGA读(dú)出(chū)值(dq_out_en为(wèi)0，dq_out不(bù)關(guān)心(xīn)。取(qǔ)dq_in的(de)值)。

温(wēn)馨提(tí)示：明(míng)德揚2023推出(chū)了(le)全(quán)新課程——邏輯設計(jì)基本(běn)功修煉課，降低学習FPGA門(mén)檻的(de)同(tóng)时(shí)，增加了(le)学習的(de)趣味性(xìng)，并組織了(le)考試赢積分(fēn)活動(dòng)

http://www.minyingyiyuan.com/ffkc/415.html

（點(diǎn)擊→了(le)解(jiě)課程詳情(qíng)☝）感(gǎn)興趣請聯系(xì)易老(lǎo)师(shī)：13112063618（微信(xìn)同(tóng)步）

明(míng)德揚除了(le)培訓学習還(huán)有(yǒu)項目承接業务，擅长的(de)項目主(zhǔ)要(yào)包(bāo)括的(de)方(fāng)向(xiàng)有(yǒu)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)面(miàn)：

1. MIPI視頻拼接
     2. SLVS-EC轉(zhuǎn)MIPI接口(kǒu)(IMX472 IMX492)
     3. PCIE采集系(xì)統
     4. 图(tú)像項目
     5. 高(gāo)速多(duō)通(tòng)道(dào)ADDA系(xì)統
     6. 基于(yú)FPGA板卡(kǎ)研發(fà)
     7. 多(duō)通(tòng)道(dào)高(gāo)靈敏電(diàn)荷放(fàng)大器
     8. 射頻前(qián)端

需要(yào)了(le)解(jiě)相關(guān)信(xìn)息可(kě)以(yǐ)聯系(xì)：易老(lǎo)师(shī)13112063618（微信(xìn)同(tóng)号(hào)）