一(yī)、 授課方(fāng)式
周一(yī)-周五(wǔ)在(zài)線(xiàn)課程，老(lǎo)师(shī)在(zài)線(xiàn)輔導、答(dá)疑，遠(yuǎn)程交流
周六(liù)-周日(rì)現(xiàn)场教学，老(lǎo)师(shī)实时(shí)指導項目
二(èr)、 授課校(xiào)區(qū)
廣州番(fān)禺校(xiào)區(qū)
三(sān)、 适用(yòng)人(rén)群(qún):
在(zài)廣州、深圳等周邊(biān)的(de)学生(shēng)或(huò)工作人(rén)士需要(yào)学習FPGA
四(sì)、教学目的(de)
讓学員具備FPGA開(kāi)發(fà)能(néng)力以(yǐ)及(jí)实現(xiàn)就(jiù)業，实踐性(xìng)的(de)培訓，讓学員在(zài)最(zuì)短(duǎn)时(shí)間(jiān)內(nèi)做最(zuì)多(duō)的(de)項目。通(tòng)过(guò)項目实踐，循环(huán)上(shàng)升(shēng)，完成(chéng)一(yī)个(gè)一(yī)个(gè)老(lǎo)师(shī)布(bù)置的(de)練習題(tí)目，提(tí)高(gāo)自(zì)身(shēn)設計(jì)能(néng)力，培訓班培養学員的(de)是(shì)思(sī)維邏輯能(néng)力，独立設計(jì)能(néng)力。
五(wǔ)、 課程內(nèi)容 :
|
周末(mò)班基礎部(bù)分(fēn) |
||
|
計(jì)數器部(bù)分(fēn) |
章(zhāng)节(jié) |
明(míng)德揚計(jì)數器規範 |
|
明(míng)德揚計(jì)數器六(liù)步法 |
||
|
明(míng)德揚計(jì)數器訓練 |
||
|
內(nèi)容 |
計(jì)數器部(bù)分(fēn)共(gòng)有(yǒu)56題(tí)設計(jì)題(tí)涉及(jí)： |
|
|
达(dá)到(dào)效果(guǒ) |
1.掌握明(míng)德揚計(jì)數器模板，掌握計(jì)數器的(de)設計(jì)步驟 |
|
|
狀态機(jī)部(bù)分(fēn) |
章(zhāng)节(jié) |
明(míng)德揚狀态機(jī)規範 |
|
明(míng)德揚狀态機(jī)要(yào)點(diǎn)講解(jiě) |
||
|
明(míng)德揚狀态機(jī)訓練 |
||
|
內(nèi)容 |
狀态機(jī)共(gòng) 18 道(dào)訓練題(tí)型，其中(zhōng)涉及(jí)： |
|
|
达(dá)到(dào)效果(guǒ) |
1.掌握明(míng)德揚狀态機(jī)模板，掌握狀态機(jī)的(de)設計(jì)步驟 |
|
|
第(dì)四(sì)部(bù)分(fēn)明(míng)德揚FIFO架構 |
章(zhāng)节(jié) |
FIFO原理 |
|
FIFO架構原理 |
||
|
FIFO架構訓練 |
||
|
內(nèi)容 |
FIFO 使用(yòng)技巧一(yī)共(gòng)包(bāo)括 24 道(dào)設計(jì)，主(zhǔ)要(yào)是(shì)通(tòng)信(xìn)、网(wǎng)絡包(bāo)文(wén)的(de)处理。 |
|
|
达(dá)到(dào)效果(guǒ) |
使用(yòng) FIFO实現(xiàn)應(yìng)用(yòng)功能(néng)，掌握FIFO在(zài)实際項目中(zhōng)的(de)重(zhòng)要(yào)性(xìng)和(hé)應(yìng)用(yòng) |
|
|
第(dì)五(wǔ)部(bù)分(fēn) 软(ruǎn)件(jiàn)使用(yòng) |
章(zhāng)节(jié) |
QUARTUS软(ruǎn)件(jiàn)使用(yòng) |
|
modelsim软(ruǎn)件(jiàn)使用(yòng) |
||
|
测試文(wén)件(jiàn)編写 |
||
|
調試技巧、signaltap |
||
|
內(nèi)容 |
quartus、modelsim的(de)使用(yòng)教程 |
|
|
达(dá)到(dào)效果(guǒ) |
掌握quartus、modelsim常用(yòng)软(ruǎn)件(jiàn)的(de)使用(yòng) |
|
|
第(dì)六(liù)部(bù)分(fēn)时(shí)序約束(shù) |
章(zhāng)节(jié) |
时(shí)序約束(shù)基本(běn)原理 |
|
时(shí)序約束(shù)訓練 |
||
|
內(nèi)容 |
学習时(shí)序原理 |
|
|
达(dá)到(dào)效果(guǒ) |
掌握altera时(shí)序約束(shù)基本(běn)知識點(diǎn)和(hé)时(shí)序約束(shù)技巧 |
|
|
其他(tā)資料 |
|
|
主(zhǔ)要(yào)內(nèi)容包(bāo)括：
|
序号(hào) |
項目內(nèi)容 |
序号(hào) |
項目內(nèi)容 |
|
1 |
至(zhì)簡設計(jì)法-計(jì)數器訓練 |
29 |
千(qiān)兆(zhào)网(wǎng)接口(kǒu)-GMII接口(kǒu)設計(jì) |
|
2 |
至(zhì)簡設計(jì)法-四(sì)段(duàn)式狀态機(jī)訓練 |
30 |
千(qiān)兆(zhào)网(wǎng)接口(kǒu)-MAC层協議 |
|
3 |
至(zhì)簡設計(jì)法-FIFO使用(yòng)訓練 |
31 |
以(yǐ)太网(wǎng)IP核时(shí)鐘(zhōng)管(guǎn)理、初始化(huà)流程和(hé)應(yìng)用(yòng)方(fāng)法 |
|
4 |
FPGA開(kāi)發(fà)流程 |
32 |
以(yǐ)太网(wǎng)報文(wén)的(de)結構 |
|
5 |
测試文(wén)件(jiàn)循环(huán)激勵産生(shēng) |
33 |
ARP請求包(bāo)文(wén)、響應(yìng)包(bāo)文(wén)的(de)設計(jì)和(hé)解(jiě)析 |
|
6 |
自(zì)動(dòng)对(duì)比仿真(zhēn)的(de)实現(xiàn) |
34 |
UDP協議的(de)实現(xiàn) |
|
7 |
UART協議和(hé)实 |
35 |
ICMP協議的(de)实現(xiàn) |
|
8 |
VGA时(shí)序原理和(hé)接口(kǒu)設計(jì) |
36 |
TCP IP協議 |
|
9 |
高(gāo)速SPI接口(kǒu)設計(jì) |
37 |
檢验(yàn)碼原理以(yǐ)及(jí)CRC的(de)实現(xiàn) |
|
10 |
SCCB/IIC接口(kǒu)設計(jì) |
38 |
以(yǐ)太网(wǎng)調試工具-小兵测試儀應(yìng)用(yòng) |
|
11 |
邊(biān)沿檢测方(fāng)式 |
39 |
以(yǐ)太网(wǎng)抓包(bāo)工具-wireshark應(yìng)用(yòng) |
|
12 |
拼接移位運算方(fāng)法 |
40 |
以(yǐ)太网(wǎng)包(bāo)文(wén)檢测器的(de)設計(jì) |
|
13 |
串并轉(zhuǎn)換和(hé)并串轉(zhuǎn)換的(de)設計(jì) |
41 |
以(yǐ)太网(wǎng)包(bāo)文(wén)丢包(bāo)機(jī)制 |
|
14 |
調用(yòng)PLL来(lái)倍頻和(hé)分(fēn)頻 |
42 |
以(yǐ)太网(wǎng)包(bāo)文(wén)高(gāo)校(xiào)傳輸機(jī)制 |
|
15 |
RAM的(de)读(dú)写技巧 |
43 |
原碼、反(fǎn)碼和(hé)補碼的(de)轉(zhuǎn)換 |
|
16 |
RAM的(de)高(gāo)級數據(jù)拼接技巧 |
44 |
基于(yú)補碼的(de)加減法運算 |
|
17 |
RAM文(wén)件(jiàn)初始化(huà) |
45 |
信(xìn)号(hào)發(fà)生(shēng)器的(de)設計(jì) |
|
18 |
SOBEL邊(biān)緣算法实現(xiàn) |
46 |
FPGA时(shí)序原理 |
|
19 |
图(tú)像濾波(bō)的(de)設計(jì)技巧 |
47 |
FPGA的(de)时(shí)鐘(zhōng)、端口(kǒu)和(hé)內(nèi)部(bù)約束(shù) |
|
20 |
攝像头(tóu)采集的(de)設計(jì)技巧 |
48 |
明(míng)德揚时(shí)序約束(shù)方(fāng)法表(biǎo) |
|
21 |
動(dòng)态图(tú)像乒乓緩存的(de)实現(xiàn)方(fāng)式 |
49 |
时(shí)序約束(shù)訓練-四(sì)大工程的(de)約束(shù)方(fāng)法 |
|
22 |
數據(jù)手(shǒu)册閱读(dú)方(fāng)法 |
50 |
时(shí)序約束(shù)的(de)錯誤解(jiě)決方(fāng)法 |
|
23 |
SDRAM初始化(huà)实現(xiàn) |
51 |
跨时(shí)鐘(zhōng)域处理原理 |
|
24 |
SDRAM的(de)仲裁機(jī)制設計(jì) |
52 |
时(shí)序報表(biǎo)解(jiě)读(dú) |
|
25 |
SDRAM BURST傳輸实現(xiàn)读(dú)写方(fāng)法 |
53 |
随路(lù)时(shí)鐘(zhōng)方(fāng)法 |
|
26 |
DDR2 IP核的(de)生(shēng)成(chéng) |
54 |
流水(shuǐ)線(xiàn)設計(jì) |
|
27 |
用(yòng)MODELSIM仿真(zhēn)DDR2 |
55 |
如(rú)何閱读(dú)他(tā)人(rén)代(dài)碼 |
|
28 |
千(qiān)兆(zhào)网(wǎng)接口(kǒu)PHY芯片(piàn)的(de)應(yìng)用(yòng) |
56 |
上(shàng)板、仿真(zhēn)工具的(de)應(yìng)用(yòng) |
|
周末(mò)班項目部(bù)分(fēn) |
||
|
温(wēn)度(dù)檢测工程 |
項目簡介 |
本(běn)項目主(zhǔ)要(yào)是(shì)通(tòng)过(guò)串口(kǒu)助手(shǒu)發(fà)送指令設置温(wēn)度(dù)采集的(de)使能(néng)、關(guān)閉信(xìn)号(hào)，温(wēn)度(dù)報警的(de)上(shàng)下(xià)限值，并将采集到(dào)的(de)温(wēn)度(dù)实时(shí)顯示到(dào)數碼管(guǎn)上(shàng)。 |
|
掌握技能(néng) |
本(běn)工程包(bāo)括 ASCII 和(hé) HEX 的(de)轉(zhuǎn)換、串口(kǒu)、温(wēn)度(dù)傳感(gǎn)器控制、 |
|
|
邊(biān)緣檢测工程 |
項目簡介 |
本(běn)項目主(zhǔ)要(yào)是(shì)实現(xiàn)按鍵按下(xià)後(hòu)FPGA通(tòng)过(guò)SCCB对(duì)攝像头(tóu)OV7670初始化(huà)配置，然後(hòu)攝像头(tóu)輸出(chū)行、场及(jí)RGB信(xìn)号(hào)，FPGA再对(duì)識别後(hòu)的(de)RGB信(xìn)号(hào)進(jìn)行灰度(dù)轉(zhuǎn)換、高(gāo)斯濾波(bō)、图(tú)像二(èr)值化(huà)、加sobel算子、之後(hòu)通(tòng)过(guò)乒乓操作輸出(chū)到(dào)VGA接口(kǒu)在(zài)顯示器顯示檢测到(dào)的(de) |
|
掌握技能(néng) |
本(běn)工程包(bāo)括攝像头(tóu)采集、攝像头(tóu)配置、按鍵消抖、灰度(dù) |
|
|
千(qiān)兆(zhào)网(wǎng)工程 |
項目簡介 |
本(běn)項目主(zhǔ)要(yào)是(shì)通(tòng)过(guò)千(qiān)兆(zhào)以(yǐ)太网(wǎng)模块(kuài)RTL8211，通(tòng)过(guò)調用(yòng)以(yǐ)太网(wǎng)IP核采用(yòng)GMII模式，自(zì)己編写IP头(tóu)、UDP头(tóu)、ARP头(tóu)的(de)加包(bāo)头(tóu)（發(fà)送）、解(jiě)包(bāo)头(tóu)程序（接收(shōu)），初始化(huà)配置 |
|
掌握技能(néng) |
千(qiān)兆(zhào)网(wǎng)工程包(bāo)括网(wǎng)絡基礎知識、UDP 层協議打(dǎ)包(bāo)和(hé)解(jiě)包(bāo)、 |
|
|
DDR工程 |
項目簡介 |
本(běn)項目主(zhǔ)要(yào)是(shì)先(xiān)实現(xiàn)SDRAM的(de)初始化(huà)、读(dú)、写、自(zì)動(dòng)刷新操作了(le)解(jiě)SDRAM的(de)工作工程，之後(hòu)通(tòng)过(guò)調用(yòng)PLL以(yǐ)及(jí)DDR3 IP核实現(xiàn)DDR3的(de)读(dú)写操作。 |
|
掌握技能(néng) |
本(běn)工程先(xiān)從 SDRAM 邏輯設計(jì)開(kāi)始，通(tòng)过(guò) 5 个(gè)訓練，初 |
|
|
選学項目（任選一(yī)个(gè)） |
|||
|
序号(hào) |
項目名稱 |
工程介紹 |
技術(shù)要(yào)點(diǎn) |
|
1 |
某大數據(jù)处理項目 |
本(běn)工程实現(xiàn)大數據(jù)通(tòng)过(guò)多(duō)路(lù)10G光(guāng)纤傳輸到(dào)FPGA，FPGA将數據(jù)保存到(dào)DDR3，然後(hòu)读(dú)出(chū)上(shàng)送給(gěi)PCIE的(de)功能(néng)。 |
1. 多(duō)路(lù)10G光(guāng)纤的(de)傳輸 2. 高(gāo)速DDR3緩存 3. 高(gāo)速PCIE的(de)通(tòng)信(xìn) |
|
2 |
某激光(guāng)测速項目 |
本(běn)工程內(nèi)容包(bāo)括高(gāo)速 AD 采集（500M），FFT 變(biàn)換、FIR |
1. 500M速率的(de)ADC信(xìn)号(hào)采集 2. 檢测方(fāng)法的(de)FPGA处理 3. 大數據(jù)量(liàng)的(de)FPGA处理方(fāng)法 4. 千(qiān)兆(zhào)网(wǎng)傳輸 5. FFT算法实現(xiàn)
本(běn)工程內(nèi)容包(bāo)括高(gāo)速 AD 采集（500M），FFT 變(biàn)換、FIR |
|
3 |
某CCD項目 |
本(běn)工程实現(xiàn)光(guāng)谱采集系(xì)統，包(bāo)括 USB 接口(kǒu)、CCD 攝像头(tóu)采集、 |
1. CCD采集 2. USB接口(kǒu)傳輸 3. 上(shàng)位機(jī)和(hé)FPGA的(de)通(tòng)信(xìn) 4. EEPROM处理 5. 硬(yìng)件(jiàn)産品的(de)生(shēng)産流程 |
|
4 |
視頻拼接項目 |
本(běn)工程是(shì)基于(yú)LATTICE芯片(piàn)，实現(xiàn)LVDS、RGB等图(tú)像輸入(rù)，在(zài)FPGA中(zhōng)实現(xiàn)画(huà)中(zhōng)画(huà)效果(guǒ)，最(zuì)終(zhōng)使用(yòng)LVDS輸出(chū)的(de)功能(néng)。 該功能(néng)多(duō)用(yòng)于(yú)汽車電(diàn)子行業。 |
1. LATTICE芯片(piàn)的(de)使用(yòng) 2. LVDS視頻輸入(rù) 3. LVDS視頻輸出(chū) 4. 視頻拼接的(de)处理方(fāng)式 |
|
5 |
MIPI項目 |
本(běn)工程是(shì)基于(yú)LATTICE芯片(piàn)，实現(xiàn)MIPI協議的(de)功能(néng)，包(bāo)括MIPI輸入(rù)和(hé)輸出(chū)。 |
1. LATTICE的(de)芯片(piàn)使用(yòng) 2. MIPI D_PHY設計(jì) 3. MIPI CSI協議的(de)設計(jì) 4. 图(tú)像拼接的(de)处理方(fāng)法 5. FPGA錯誤檢测機(jī)制 |
|
6 |
某精密儀器項目 |
本(běn)工程的(de)重(zhòng)點(diǎn)是(shì)JESD204B接口(kǒu)，使用(yòng)該接口(kǒu)可(kě)以(yǐ)实現(xiàn)多(duō)达(dá)2G的(de)ADC和(hé)DAC轉(zhuǎn)換效率。 JESD204B接口(kǒu)是(shì)技術(shù)前(qián)沿，市(shì)场大量(liàng)需求該類(lèi)型人(rén)才。 |
1. 千(qiān)兆(zhào)网(wǎng)傳輸 2. 上(shàng)位機(jī)和(hé)FPGA通(tòng)信(xìn)機(jī)制 3. ADC7961的(de)數據(jù)采集 4. AD9144的(de)數模轉(zhuǎn)換，轉(zhuǎn)換速率高(gāo)达(dá)1G 5. JESD204B接口(kǒu) |
|
7 |
機(jī)器視覺图(tú)像采集傳輸工程 |
本(běn)工程实現(xiàn)的(de)是(shì)從工業攝像头(tóu)采集後(hòu)，做一(yī)定(dìng)的(de)图(tú)像算法处理，最(zuì)後(hòu)通(tòng)过(guò)GIGE協議上(shàng)送給(gěi)電(diàn)腦的(de)功能(néng)。 |
本(běn)工程內(nèi)容 MP9031 攝像头(tóu)配置、攝像头(tóu)采集，伽瑪校(xiào) |
六(liù)、 教学特(tè)色(sè)
（一(yī)）至(zhì)簡設計(jì)法
至(zhì)簡設計(jì)法是(shì)潘老(lǎo)师(shī)独創的(de)fpga設計(jì)法，其最(zuì)大的(de)特(tè)點(diǎn)是(shì)設計(jì)模板化(huà)、思(sī)考步驟化(huà)。設計(jì)模板化(huà)，在(zài)設計(jì)上(shàng)明(míng)德揚把一(yī)些功能(néng)模板規範成(chéng)可(kě)複用(yòng)的(de)模板，設計(jì)者(zhě)只(zhī)需要(yào)填入(rù)參數就(jiù)能(néng)把設計(jì)做出(chū)来(lái)，极(jí)大地(dì)減少(shǎo)代(dài)碼上(shàng)不(bù)必要(yào)的(de)錯誤，設計(jì)者(zhě)只(zhī)需要(yào)專心(xīn)做好(hǎo)設計(jì)。思(sī)考步驟化(huà)，至(zhì)簡設計(jì)法能(néng)幫助学者(zhě)形成(chéng)嚴谨的(de)邏輯思(sī)維，做到(dào)設計(jì)有(yǒu)根(gēn)據(jù)思(sī)考有(yǒu)步驟。
（二(èr)）三(sān)段(duàn)式教学法
明(míng)德揚培訓是(shì)三(sān)段(duàn)式教学法，是(shì)明(míng)德揚在(zài)“掌握实際操作技能(néng)”的(de)“工程师(shī)教学”理論上(shàng)發(fà)展(zhǎn)而(ér)来(lái)的(de)，針(zhēn)对(duì)FPGA教学的(de)具體(tǐ)步驟。
1、基礎階(jiē)段(duàn)。
第(dì)一(yī)个(gè)階(jiē)段(duàn)基礎階(jiē)段(duàn)，掌握FPGA設計(jì)所(suǒ)必修的(de)至(zhì)簡設計(jì)法、软(ruǎn)件(jiàn)工具、語(yǔ)言語(yǔ)法、六(liù)步法、變(biàn)量(liàng)法等方(fāng)面(miàn)內(nèi)容，实現(xiàn)“給(gěi)定(dìng)功能(néng)即可(kě)实現(xiàn)”的(de)效果(guǒ)。本(běn)階(jiē)段(duàn)网(wǎng)絡班培訓需要(yào)1个(gè)月(yuè)左(zuǒ)右(yòu)完成(chéng)。
2、項目階(jiē)段(duàn)
第(dì)二(èr)階(jiē)段(duàn)为(wèi)項目階(jiē)段(duàn)，完成(chéng)3-5个(gè)最(zuì)具实用(yòng)代(dài)表(biǎo)性(xìng)的(de)FPGA实際項目，达(dá)到(dào)“見(jiàn)多(duō)識廣”的(de)規範所(suǒ)通(tòng)用(yòng)的(de)方(fāng)法。運用(yòng)这(zhè)種(zhǒng)方(fāng)法，可(kě)以(yǐ)完成(chéng)所(suǒ)有(yǒu)的(de)項目。
3、綜合項目：邊(biān)緣檢测+千(qiān)兆(zhào)网(wǎng)傳輸顯示項目+上(shàng)位機(jī)顯示。
本(běn)階(jiē)段(duàn)由(yóu)潘文(wén)明(míng)導师(shī)進(jìn)行指導，达(dá)到(dào)在(zài)垂直(zhí)應(yìng)用(yòng)領域“專”“精”的(de)效果(guǒ)，实現(xiàn)從“小白”到(dào)“大牛”的(de)突破。
七(qī)、 課时(shí)
300个(gè)学时(shí)。完成(chéng)时(shí)間(jiān)看(kàn)个(gè)人(rén)接受能(néng)力，進(jìn)度(dù)是(shì)个(gè)人(rén)控制的(de)。當然越勤快(kuài)進(jìn)度(dù)就(jiù)越快(kuài)。
八(bā)、 学習保障：
1、付款後(hòu)立即開(kāi)通(tòng)培訓班權限；
2、签(qiān)訂100%專業学習協議，包(bāo)学包(bāo)会(huì)，学会(huì)为(wèi)止；
3、不(bù)定(dìng)期(qī)舉辦(bàn)“模拟面(miàn)試”，增长学員的(de)閱曆；
4、优秀学員推薦就(jiù)業。
九、学費
学費8800元(yuán)，含開(kāi)發(fà)板使用(yòng)權、配套(tào)学習資源、一(yī)对(duì)一(yī)導师(shī)服(fú)务。
十(shí)、周末(mò)培訓班优勢
1、一(yī)年(nián) 365 天(tiān)的(de)在(zài)線(xiàn)輔導期(qī)，工作日(rì)在(zài)線(xiàn)学習，周末(mò)現(xiàn)场学習，現(xiàn)场手(shǒu)把手(shǒu)教
2、按照企業要(yào)求訓練学員，讓培訓完的(de)学員在(zài)最(zuì)短(duǎn)时(shí)間(jiān)內(nèi)接觸最(zuì)多(duō)項目提(tí)升(shēng)自(zì)己技能(néng)，增加競争力，提(tí)升(shēng)工資待遇
3、工程师(shī)的(de)訓練，按照步驟学習，知識點(diǎn)个(gè)个(gè)擊破，按照步驟学習
4、導师(shī)及(jí)时(shí)糾正(zhèng)学習錯誤，方(fāng)向(xiàng)偏差，实时(shí)解(jiě)答(dá)，提(tí)供清(qīng)晰的(de)設計(jì)思(sī)路(lù)。
