明(míng)德揚 · 为(wèi)國(guó)育芯才

module taxi_fare(

    clk     ,

    rst_n   ,

    d_w     ,

    rev     ,

    key_in  ,

    seg_sel  ,

    segment  

    );

    input             clk       ;      

    input             rst_n     ;

    input             d_w       ;          //檔位

    input  [15:0]     rev       ;          //轉(zhuǎn)速

    input             key_in    ;          //按鍵，表(biǎo)示乘客是(shì)否上(shàng)車

    output            seg_sel   ;          //位選信(xìn)号(hào)，在(zài)低電(diàn)平是(shì)該位置數碼管(guǎn)亮(liàng)。

    output            segment   ;          //段(duàn)選信(xìn)号(hào)，共(gòng)8位。由(yóu)低到(dào)高(gāo)，分(fēn)别表(biǎo)示數碼管(guǎn)的(de)a,b,c,d,e,f,g,點(diǎn)。當該比特(tè)为(wèi)0时(shí)，表(biǎo)示點(diǎn)亮(liàng)相應(yìng)位置；为(wèi)1时(shí)熄滅。

    wire   [3-1:0]      seg_sel    ;

wire   [8-1:0]      segment   ;

    //中(zhōng)間(jiān)量(liàng)

    wire              key_flag   ;         //有(yǒu)乘客为(wèi)1，无乘客为(wèi)0

    wire              en_0      ;        //按时(shí)間(jiān)計(jì)費使能(néng)信(xìn)号(hào)

    wire   [19:0]     distance   ;         //行駛路(lù)程

    wire   [3:0]      x_g        ;         //總(zǒng)費用(yòng)的(de)个(gè)位值

    wire   [3:0]      x_s        ;         //總(zǒng)費用(yòng)的(de)十(shí)位值

    wire   [3:0]      x_b        ;         //總(zǒng)費用(yòng)的(de)百(bǎi)位值

    key_litter key_litter_0(

        .clk        (clk)      ,

        .rst_n      (rst_n)    ,

        .key_in     (key_in)   ,

        .key_flag   (key_flag)

    );

    speed speed_0(

        .clk           (clk)        ,

        .rst_n         (rst_n)      ,

        .d_w           (d_w)        ,

        .rev           (rev)        ,

        .key_flag      (key_flag)   ,

        //輸出(chū)信(xìn)号(hào)

        .en_0          (en_0)       ,

        .distance      (distance)

    );

    fare fare_0(

        .clk           (clk)         ,

        .rst_n         (rst_n)       ,

        .distance      (distance)    ,

        .en_0          (en_0)        ,

        .key_flag      (key_flag)    ,

        .x_g           (x_g)         ,

        .x_s           (x_s)         ,

        .x_b           (x_b)

    );

    show show_0(

        .clk           (clk)            ,

        .rst_n         (rst_n)          ,

        .din           ({x_b,x_s,x_g})  ,

        .din_vld       (3'b111)         ,

        .disp_en       (1)              ,

        .seg_sel       (seg_sel)        ,

        .segment      (segment)   

         );

endmodule

module key_litter(

    clk    ,

    rst_n  ,

    key_in ,

    key_flag

    );

    //消抖的(de)狀态

    parameter      IDLE  =  4'b0000 ;

    parameter      S1  =  4'b0001   ;

    parameter      S2  =  4'b0010   ;

    parameter      S3  =  4'b0100   ;

    parameter      S4  =  4'b1000   ;

    //輸入(rù)信(xìn)号(hào)定(dìng)義

    input               clk    ;

    input               rst_n  ;

    input               key_in ;

    //輸出(chū)信(xìn)号(hào)定(dìng)義

    output              key_flag;                      //輸出(chū)，表(biǎo)示是(shì)否有(yǒu)乘客

    //輸出(chū)信(xìn)号(hào)reg定(dìng)義

    reg                 key_flag;

    //中(zhōng)間(jiān)信(xìn)号(hào)定(dìng)義

    reg   [19:0]        cnt     ;

    reg                 key_in_1;                      //寄存器

    reg                 key_in_2;                      //寄存器

    reg         [3:0]        state_c ;

    reg         [3:0]        state_n ;

    wire                 idl2s1_start  ;

    wire                 s12s2_start   ;

    wire                 s12s2_end     ;

    wire                 s22s3_start   ;

    wire                 s32s4_start   ;

    wire                 s32s4_end     ;

    wire                add_cnt       ;                 //計(jì)數進(jìn)行

    wire                end_cnt       ;                 //計(jì)數清(qīng)零(líng)

    wire                cnt_during    ;                 //計(jì)數过(guò)程中(zhōng)

    //打(dǎ)两(liǎng)拍

    always  @(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            key_in_1 <= 0;

            key_in_2 <= 0;

        end

        else begin

            key_in_1 <= key_in;

            key_in_2 <= key_in_1;

        end

    end

    //消抖

    //四(sì)段(duàn)式狀态機(jī)

    //第(dì)一(yī)段(duàn)：同(tóng)步时(shí)序always模块(kuài)，格式化(huà)描述次(cì)态寄存器遷移到(dào)現(xiàn)态寄存器(不(bù)需更(gèng)改）

    always@(posedge clk or negedge rst_n)begin

        if(!rst_n)begin

            state_c <= IDLE;

        end

        else begin

            state_c <= state_n;

        end

    end

    //第(dì)二(èr)段(duàn)：組合邏輯always模块(kuài)，描述狀态轉(zhuǎn)移条(tiáo)件(jiàn)判斷

    always@(*)begin

        case(state_c)

            IDLE:begin

                if(idl2s1_start)begin

                    state_n = S1;

                end

                else begin

                    state_n = state_c;

                end

            end

            S1:begin

                if(s12s2_start)begin

                    state_n = S2;

                end

                else if(s12s2_end)begin

                   state_n = IDLE ;

                end

                else begin

                    state_n = state_c;

                end

            end

            S2:begin

                if(s22s3_start)begin

                    state_n = S3;

                end

                else begin

                    state_n = state_c;

                end

            end

            S3:begin

                if(s32s4_start)begin

                    state_n = IDLE;

                end

                else if(s32s4_end)begin

                    state_n = S2;

                end

                else begin

                    state_n = state_c;

                end

            end

            default:begin

                state_n = IDLE;

            end

        endcase

    end

    //第(dì)三(sān)段(duàn)：設計(jì)轉(zhuǎn)移条(tiáo)件(jiàn)

    assign idl2s1_start  =  key_in_2 == 0;

    assign s12s2_start =    key_in_2==0 && end_cnt == 1;

    assign s12s2_end  =     key_in_2==1 && cnt_during ;

    assign s22s3_start  =   key_in_2 == 1;

    assign s32s4_start =    key_in_2 == 1 && end_cnt == 1;

    assign s32s4_end  =     key_in_2 == 0 && cnt_during ;

    //第(dì)四(sì)段(duàn)：同(tóng)步时(shí)序always模块(kuài)，格式化(huà)描述寄存器輸出(chū)（可(kě)有(yǒu)多(duō)个(gè)輸出(chū)）

    always  @(posedge clk or negedge rst_n)begin

        if(!rst_n)begin

            key_flag <=1'b0 ;     //初始化(huà)

        end

        else if(s32s4_start)begin

            key_flag = ~key_flag;

        end

        else begin

            key_flag <= key_flag;

        end

    end

    //計(jì)數器,計(jì)數10ms

    always @(posedge clk or negedge rst_n)begin

        if(!rst_n)begin

            cnt <= 0;

        end

        else if(add_cnt)begin

            if(end_cnt)

                cnt <= 0;

            else

                cnt <= cnt + 1;

        end

        else

            cnt <= 0;

    end

    assign add_cnt = state_c == S1 || state_c == S3;      

    assign end_cnt = add_cnt && cnt== /*仿真(zhēn)时(shí)使用(yòng)以(yǐ)減少(shǎo)仿真(zhēn)时(shí)間(jiān)5 - 1;*/ 500000-1;  

    assign cnt_during = add_cnt && end_cnt == 0;  

    endmodule

module speed(

    clk    ,

    rst_n  ,

    d_w    ,

    rev    ,

    key_flag,

    //輸出(chū)信(xìn)号(hào)

    en_0   ,

    distance

    );

    //參數定(dìng)義

    parameter      DATA_W =         20;

    //輸入(rù)信(xìn)号(hào)定(dìng)義

    input               clk    ;

    input               rst_n  ;

    input               d_w    ;                         //檔位

    input               rev    ;                         //轉(zhuǎn)速

    input               key_flag;                        //有(yǒu)无乘客信(xìn)号(hào)

    //輸入(rù)信(xìn)号(hào)定(dìng)義

    wire       [15:0]  rev    ;

    //輸出(chū)信(xìn)号(hào)定(dìng)義

    output[DATA_W-1:0]  distance   ;                     //路(lù)程

    output              en_0       ;                     //按时(shí)計(jì)費信(xìn)号(hào)

    //輸出(chū)信(xìn)号(hào)reg定(dìng)義

    reg   [DATA_W-1:0]  distance   ;

    reg                 en_0       ;

    //中(zhōng)間(jiān)信(xìn)号(hào)定(dìng)義

    reg    [15:0]       rev_1      ;                     //每秒(miǎo)取(qǔ)樣(yàng)轉(zhuǎn)速信(xìn)号(hào)

    reg   [25:0]        cnt        ;                     //一(yī)秒(miǎo)的(de)計(jì)數器

    wire                high_en_0  ;                     //拉高(gāo)按时(shí)計(jì)費信(xìn)号(hào)的(de)信(xìn)号(hào)

    wire                add_cnt    ;

    wire                end_cnt    ;

    //按时(shí)計(jì)費

    always  @(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            en_0 <= 0;

        end

        else if(high_en_0) begin

            en_0 <= 1;

        end

        else

            en_0 <= 0;

    end

    assign high_en_0 = ( d_w == 0 && rev < 3 || rev < 3 ) && key_flag == 1;

    //計(jì)數1秒(miǎo)

    always @(posedge clk or negedge rst_n)begin

        if(!rst_n)begin

            cnt <= 0;

        end

        else if(add_cnt)begin

            if(end_cnt)

                cnt <= 0;

            else

                cnt <= cnt + 1;

        end

        else if(key_flag == 0)

            cnt <= 0;

    end

    assign add_cnt = rev >= 3 && key_flag == 1;      

    assign end_cnt = add_cnt && cnt ==  /*仿真(zhēn)时(shí)使用(yòng)以(yǐ)节(jié)省(shěng)仿真(zhēn)时(shí)間(jiān)500-1;*/50000000-1 ;  

    //每秒(miǎo)取(qǔ)樣(yàng)rev

    always  @(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            rev_1 <= 0;

        end

        else if(end_cnt) begin

            rev_1 <= rev;

        end

    end

    //distance

    always  @(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            distance <= 0;

        end

        else if(end_cnt) begin

            distance <=distance +  rev_1/3;

        end

    end

    endmodule

module fare(

    clk    ,

    rst_n  ,

    distance,

    en_0   ,

    key_flag,

    x_g    ,

    x_s    ,

    x_b   

    );

    //參數定(dìng)義

    parameter      DATA_W =         4;

    //輸入(rù)信(xìn)号(hào)定(dìng)義

    input               clk    ;

    input               rst_n  ;

    input               en_0   ;                           //按时(shí)計(jì)費

    input   [19:0]      distance;                          //路(lù)程

    input               key_flag;                          //有(yǒu)无乘客

    //輸出(chū)信(xìn)号(hào)定(dìng)義

    output[DATA_W-1:0]  x_g    ;                           //數碼管(guǎn)顯示个(gè)位

    output[DATA_W-1:0]  x_s    ;                           //數碼管(guǎn)顯示十(shí)位

    output[DATA_W-1:0]  x_b    ;                           //數碼管(guǎn)顯示百(bǎi)位

    //輸出(chū)信(xìn)号(hào)reg定(dìng)義

    reg   [DATA_W-1:0]  x_g    ;

    reg   [DATA_W-1:0]  x_s    ;

    reg   [DATA_W-1:0]  x_b    ;

    //中(zhōng)間(jiān)信(xìn)号(hào)定(dìng)義

    reg   [9:0]              taxi_fare  ;                   //總(zǒng)車費

    reg   [9:0]              taxi_fare_1;                   //按路(lù)程車費

    reg   [9:0]              taxi_fare_2;                   //按时(shí)間(jiān)車費

    reg   [35:0]             cnt        ;                   //計(jì)數20分(fēn)鐘(zhōng)

    reg                      key_flag1  ;                   //寄存器

    reg                      key_flag2  ;                   //寄存器

    reg                      key_flag_low  ;                //乘客下(xià)車信(xìn)号(hào)

    reg                      key_flag_low1 ;                //乘客下(xià)車後(hòu)隔一(yī)个(gè)时(shí)鐘(zhōng)周期(qī)信(xìn)号(hào)

    reg   [2:0]              state      ;

    wire                 add_taxi_fare_1;                  

    wire                 add_taxi_fare_2;

    wire                 add_cnt        ;

    wire                 end_cnt        ;

    //獲取(qǔ)key_flag下(xià)降沿，表(biǎo)示乘客下(xià)車

    always@(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            key_flag1 <= 0;

        end

        else begin

            key_flag1 <= key_flag;

        end

    end

    always@(posedge clk or negedge rst_n)begin

            if(rst_n==1'b0)begin

                key_flag2 <= 0;

            end

            else begin

                key_flag2 <= key_flag1;

            end

        end

    always@(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            key_flag_low <= 0;

        end

        else if(key_flag2==1&&key_flag1==0)begin

            key_flag_low <= 1;

        end

        else begin

            key_flag_low <= 0;

        end

    end

    always@(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            key_flag_low1 <= 0;

        end

        else

            key_flag_low1 <= key_flag_low;

    end

    //按路(lù)程計(jì)費

    always  @(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            taxi_fare_1 <= 0;

        end

        else if(add_taxi_fare_1)begin

            if(distance<=3000)begin

                taxi_fare_1 <= 5;

            end

            else if(distance>3000)begin

                taxi_fare_1 <= 3'd5+ (distance-3000) / 500;//* 0.002;               

            end

        end

    end

    assign add_taxi_fare_1 = key_flag_low && en_0 == 0 ;

    //按时(shí)間(jiān)計(jì)費

    always  @(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            taxi_fare_2 <= 0;

        end

        else if(add_taxi_fare_2)begin

            taxi_fare_2 <= taxi_fare_2 + 1;

        end

    end

    assign add_taxi_fare_2 = end_cnt == 1;

    //計(jì)數20分(fēn)鐘(zhōng)

    always @(posedge clk or negedge rst_n)begin

        if(!rst_n)begin

            cnt <= 0;

        end

        else if(add_cnt)begin

            if(end_cnt)

                cnt <= 0;

            else

                cnt <= cnt + 1;

        end

    end

    assign add_cnt = en_0 == 1 && key_flag == 1;      

    assign end_cnt = add_cnt && cnt== /*仿真(zhēn)时(shí)使用(yòng)以(yǐ)节(jié)省(shěng)仿真(zhēn)时(shí)間(jiān)500*1200-1;*/ 50000000*1200-1;  

    //獲得總(zǒng)車費

    always@(posedge clk or negedge rst_n)begin

        if(rst_n==1'b0)begin

            taxi_fare <= 0;

        end

        else if(key_flag_low1==1)begin  

            taxi_fare <= taxi_fare_1+ taxi_fare_2;

        end

    end

    //輸出(chū)

    always  @(*)begin

        if(rst_n == 1'b0)begin

            x_g <= 0;

            x_s <= 0;

            x_b <= 0;

            state <= 1;

        end

        else if(taxi_fare != 0)begin

            case(state)

            1: begin  x_g <= taxi_fare%10;taxi_fare <= taxi_fare/10;state <= 2;end

            2: begin  x_s <= taxi_fare%10;taxi_fare <= taxi_fare/10;state <= 3;end

            3: begin  x_b <= taxi_fare%10;taxi_fare <= taxi_fare/10;state <= 1;end

            endcase

        end

      end

    endmodule

接口(kǒu)定(dìng)義：

clk               : 时(shí)鐘(zhōng)信(xìn)号(hào)，頻率是(shì)50MHz

rst_n             : 複位信(xìn)号(hào)，在(zài)低電(diàn)平时(shí)有(yǒu)效

seg_sel        : 位選信(xìn)号(hào)，在(zài)低電(diàn)平是(shì)該位置數碼管(guǎn)亮(liàng)。

segment       : 段(duàn)選信(xìn)号(hào)，共(gòng)8位。由(yóu)低到(dào)高(gāo)，分(fēn)别表(biǎo)示數碼管(guǎn)的(de)a,b,c,d,e,f,g,點(diǎn)。當該比特(tè)为(wèi)0时(shí)，表(biǎo)示點(diǎn)亮(liàng)相應(yìng)位置；为(wèi)1时(shí)熄滅。

**********old.mdy-edu.com 明(míng)德揚科教注釋結束(shù)****************/

module  show(

                 rst_n       ,

                 clk         ,

                 disp_en     ,

                 din         ,

                 din_vld     ,

                 seg_sel     ,

                 segment      

             );

/*********old.mdy-edu.com 明(míng)德揚科教注釋開(kāi)始****************

參數定(dìng)義，明(míng)德揚規範要(yào)求，verilog內(nèi)的(de)用(yòng)到(dào)的(de)數字(zì)，都使用(yòng)參數表(biǎo)示。

參數信(xìn)号(hào)全(quán)部(bù)大写

**********old.mdy-edu.com 明(míng)德揚科教注釋結束(shù)****************/

parameter  SEG_WID        =       8;

parameter  SEG_NUM        =       3;

parameter  COUNT_WID      =       26;

parameter  TIME_20US      =       20'd1000;

parameter  NUM_0          =       8'b1100_0000;

parameter  NUM_1          =       8'b1111_1001;

parameter  NUM_2          =       8'b1010_0100;

parameter  NUM_3          =       8'b1011_0000;

parameter  NUM_4          =       8'b1001_1001;

parameter  NUM_5          =       8'b1001_0010;

parameter  NUM_6          =       8'b1000_0010;

parameter  NUM_7          =       8'b1111_1000;

parameter  NUM_8          =       8'b1000_0000;

parameter  NUM_9          =       8'b1001_0000;

parameter  NUM_F          =       8'b1011_1111;

parameter  NUM_ERR        =       8'b1000_0110;

input                             clk       ;

input                             rst_n     ;

input                             disp_en   ;

input  [SEG_NUM*4-1:0]            din       ;

input  [SEG_NUM-1:0]              din_vld   ;

output [SEG_NUM-1:0]              seg_sel   ;

output [SEG_WID-1:0]              segment   ;

reg    [SEG_NUM-1:0]              seg_sel   ;

reg    [SEG_WID-1:0]              segment   ;

reg    [COUNT_WID-1:0]            cnt0      ;

wire                              add_cnt0  ;

wire                              end_cnt0  ;

reg    [SEG_NUM-1:0]              cnt1      ;

wire                              add_cnt1  ;

wire                              end_cnt1  ;

reg    [4*SEG_NUM-1:0]            din_ff0   ;

reg    [        4-1:0]            seg_tmp   ;

wire                              flag_20us ;

integer                           ii        ;

always @(posedge clk or negedge rst_n)begin

    if(!rst_n)begin

        cnt0 <= 0;

    end

    else if(add_cnt0)begin

        if(end_cnt0)

            cnt0 <= 0;

        else

            cnt0 <= cnt0 + 1;

    end

end

assign add_cnt0 = 1;

assign end_cnt0 = add_cnt0 && cnt0==TIME_20US-1 ;

always @(posedge clk or negedge rst_n)begin

    if(!rst_n)begin

        cnt1 <= 0;

    end

    else if(add_cnt1)begin

        if(end_cnt1)

            cnt1 <= 0;

        else

            cnt1 <= cnt1 + 1;

    end

end

assign add_cnt1 = end_cnt0;

assign end_cnt1 = add_cnt1 && cnt1==SEG_NUM-1 ;

always  @(posedge clk or negedge rst_n)begin

    if(rst_n==1'b0)begin

        seg_sel <= {SEG_NUM{1'b1}};

    end

    else if(disp_en)

        seg_sel <= ~(1'b1 << cnt1);

    else

        seg_sel <= {SEG_NUM{1'b1}};

end

always  @(posedge clk or negedge rst_n)begin

    if(rst_n==1'b0)begin

        din_ff0 <= 0;

    end

    else begin

        for(ii=0;ii<SEG_NUM;ii=ii+1)begin

            if(din_vld[ii]==1'b1)begin

                din_ff0[(ii+1)*4-1 -:4] <= din[(ii+1)*4-1 -:4];

            end

            else begin

                din_ff0[(ii+1)*4-1 -:4] <= din_ff0[(ii+1)*4-1 -:4];

            end

        end

    end

end

always  @(*)begin

    seg_tmp = din_ff0[(cnt1+1)*4-1 -:4];

end

always@(posedge clk or negedge rst_n)begin

    if(rst_n==1'b0)begin

        segment<=NUM_0;

    end

    else if(seg_tmp==0)begin

          segment<=NUM_0;

    end

    else if(seg_tmp==1)begin

          segment<=NUM_1;

     end

    else if(seg_tmp==2)begin

          segment<=NUM_2;

    end

    else if(seg_tmp==3)begin

          segment<=NUM_3;

    end

    else if(seg_tmp==4)begin

          segment<=NUM_4;

    end

    else if(seg_tmp==5)begin

          segment<=NUM_5;

    end

    else if(seg_tmp==6)begin

          segment<=NUM_6;

    end

    else if(seg_tmp==7)begin

          segment<=NUM_7;

    end

    else if(seg_tmp==8)begin

          segment<=NUM_8;

    end

    else if(seg_tmp==9)begin

          segment<=NUM_9;

    end

    else if(seg_tmp==4'hf)begin

          segment<=NUM_F;

    end

    else begin

        segment<=NUM_ERR;   

    end

end

endmodule

`define clk_period 20

module taxi_fare_tb(

    );

    reg             clk       ;

    reg             rst_n     ;

    reg             d_w       ;

    reg  [15:0]     rev       ;

    reg             key_in    ;

    wire [3-1:0]           seg_sel    ;

    wire [8-1:0]           segment    ;

    taxi_fare taxi_fare_0(

        .clk    (clk)         ,

        .rst_n  (rst_n)       ,

        .d_w    (d_w)         ,

        .rev    (rev)         ,

        .key_in (key_in)      ,

        .seg_sel (seg_sel)      ,

        .segment (segment)      

    );

    initial clk = 1;

        always#(`clk_period/2) clk = ~clk;

    initial begin

        rst_n = 0;

        #100;

        rst_n = 1;

    end

    initial begin

        d_w = 0;

        #10000;

        d_w = 1;

        #200000000;

        d_w = 0;

    end

    initial begin

        rev = 0;

        #10000;

        rev = 15;

        #50000000;

        rev = 1;

        #24000000;

        rev = 0;

    end

    initial begin

        key_in = 1;

        #1000;

        key_in = 0;

        #10;

        key_in = 1;

        #10;

        key_in = 0;

        #10;

        key_in = 1;

        #10;

        key_in = 0;

        #9000;

        key_in = 1;

        #10;

        key_in = 0;

        #10;

        key_in = 1;

        #74000000;

        key_in = 0;

        #9000;

        key_in = 1;

    end

endmodule