本(běn)文(wén)的(de)文(wén)檔編号(hào)：001600000018
需要(yào)看(kàn)对(duì)應(yìng)的(de)視頻，請點(diǎn)擊視頻編号(hào)：001600000100
2.設計(jì)中(zhōng)只(zhī)需要(yào)使用(yòng)開(kāi)發(fà)板上(shàng)的(de)一(yī)个(gè)數碼管(guǎn)0来(lái)实現(xiàn)秒(miǎo)表(biǎo)功能(néng)，具體(tǐ)为(wèi)：複位後(hòu)，數碼管(guǎn)0顯示數字(zì)0并持(chí)續1秒(miǎo)；随後(hòu)顯示數字(zì)1并持(chí)續2秒(miǎo)；然後(hòu)顯示數字(zì)2并持(chí)續3秒(miǎo)；以(yǐ)此(cǐ)類(lèi)推，最(zuì)後(hòu)顯示數字(zì)9并持(chí)續10秒(miǎo)。之後(hòu)再次(cì)回(huí)到(dào)顯示數字(zì)0并持(chí)續1秒(miǎo)的(de)循环(huán)。
3.这(zhè)是(shì)ALTERA入(rù)門(mén)学習案(àn)例文(wén)檔
1 項目背景
同(tóng)上(shàng)一(yī)个(gè)項目。
2 設計(jì)目标(biāo)
開(kāi)發(fà)板或(huò)者(zhě)模块(kuài)是(shì)有(yǒu) 8 位數碼管(guǎn)，本(běn)次(cì)設計(jì)需要(yào)使用(yòng)1个(gè)數碼管(guǎn)，即數碼管(guǎn)0，实現(xiàn)類(lèi)似于(yú)秒(miǎo)表(biǎo)的(de)功能(néng)，具體(tǐ)要(yào)求如(rú)下(xià)：
複位後(hòu)，數碼管(guǎn)0顯示數字(zì)0并持(chí)續1秒(miǎo)；然後(hòu)顯示數字(zì)1并持(chí)續2秒(miǎo)；然後(hòu)顯示數字(zì)2并持(chí)續3秒(miǎo)；以(yǐ)此(cǐ)類(lèi)推，最(zuì)後(hòu)是(shì)顯示數字(zì)9并持(chí)續10秒(miǎo)。然後(hòu)再次(cì)循环(huán)
上(shàng)板效果(guǒ)图(tú)如(rú)下(xià)图(tú)所(suǒ)示。
图(tú) 266
3 設計(jì)实現(xiàn)
3.1 頂层信(xìn)号(hào)
新建目录(lù)：D:mdy_bookmy_time。在(zài)該目录(lù)中(zhōng)，新建一(yī)个(gè)名为(wèi)my_time.v的(de)文(wén)件(jiàn)，并用(yòng)GVIM打(dǎ)開(kāi)，開(kāi)始編写代(dài)碼。
我(wǒ)们(men)要(yào)实現(xiàn)的(de)功能(néng)，概括起来(lái)就(jiù)是(shì)控制8个(gè)數碼管(guǎn)，其中(zhōng)數碼管(guǎn)0亮(liàng)，其他(tā)數碼管(guǎn)不(bù)亮(liàng)。并讓數碼管(guǎn)0顯示不(bù)同(tóng)的(de)數字(zì)。
要(yào)控制8个(gè)數碼管(guǎn)，就(jiù)需要(yào)控制位選信(xìn)号(hào)，即FPGA要(yào)輸出(chū)一(yī)个(gè)8位的(de)位選信(xìn)号(hào)，設为(wèi)seg_sel，其中(zhōng)seg_sel[0]对(duì)應(yìng)數碼管(guǎn)0，seg_sel[1]对(duì)應(yìng)數碼管(guǎn)1，以(yǐ)此(cǐ)類(lèi)推，seg_sel[7]对(duì)應(yìng)數碼管(guǎn)7。
要(yào)顯示不(bù)同(tóng)的(de)數字(zì)，就(jiù)需要(yào)控制段(duàn)選信(xìn)号(hào)，不(bù)需要(yào)用(yòng)到(dào)DP，一(yī)共(gòng)有(yǒu)7根(gēn)線(xiàn)，即FPGA要(yào)輸出(chū)一(yī)个(gè)7位的(de)段(duàn)選信(xìn)号(hào)，設为(wèi)seg_ment，seg_ment[6]~segm_ment[0]分(fēn)别对(duì)應(yìng)數碼管(guǎn)的(de)abcdefg（注意(yì)对(duì)應(yìng)順序）。
我(wǒ)们(men)還(huán)需要(yào)时(shí)鐘(zhōng)信(xìn)号(hào)和(hé)複位信(xìn)号(hào)来(lái)進(jìn)行工程控制。
綜上(shàng)所(suǒ)述，我(wǒ)们(men)这(zhè)个(gè)工程需要(yào)4个(gè)信(xìn)号(hào)，时(shí)鐘(zhōng)clk，複位rst_n，輸出(chū)的(de)位選信(xìn)号(hào)seg_sel和(hé)輸出(chū)的(de)段(duàn)選信(xìn)号(hào)seg_ment。
|
器件(jiàn) |
信(xìn)号(hào)線(xiàn) |
信(xìn)号(hào)線(xiàn) |
FPGA管(guǎn)脚 |
內(nèi)部(bù)信(xìn)号(hào) |
|
U6,U7 |
SEG_E |
SEG0 |
Y6 |
seg_ment[2] |
|
SEG_DP |
SEG1 |
W6 |
未用(yòng)到(dào) |
|
|
SEG_G |
SEG2 |
Y7 |
seg_ment[0] |
|
|
SEG_F |
SEG3 |
W7 |
seg_ment[1] |
|
|
SEG_D |
SEG4 |
P3 |
seg_ment[3] |
|
|
SEG_C |
SEG5 |
P4 |
seg_ment[4] |
|
|
SEG_B |
SEG6 |
R5 |
seg_ment[5] |
|
|
SEG_A |
SEG7 |
T3 |
seg_ment[6] |
|
|
DIG1 |
DIG_EN1 |
T4 |
seg_sel[0] |
|
|
DIG2 |
DIG_EN2 |
V4 |
seg_sel[1] |
|
|
DIG3 |
DIG_EN3 |
V3 |
seg_sel[2] |
|
|
DIG4 |
DIG_EN4 |
Y3 |
seg_sel[3] |
|
|
DIG5 |
DIG_EN5 |
Y8 |
seg_sel[4] |
|
|
DIG6 |
DIG_EN6 |
W8 |
seg_sel[5] |
|
|
DIG7 |
DIG_EN7 |
W10 |
seg_sel[6] |
|
|
DIG8 |
DIG_EN8 |
Y10 |
seg_sel[7] |
|
|
X1 |
|
SYS_CLK |
G1 |
clk |
|
K1 |
|
SYS_RST |
AB12 |
rst_n |
将module的(de)名稱定(dìng)義为(wèi)my_time。并且我(wǒ)们(men)已經(jīng)知道(dào)該模块(kuài)有(yǒu)4个(gè)信(xìn)号(hào)：clk、rst_n、seg_sel和(hé)seg_ment，代(dài)碼如(rú)下(xià)：
|
1 2 3 4 5 6 |
module my_time( clk , rst_n , seg_sel, seg_ment ); |
其中(zhōng)clk、rst_n是(shì)1位的(de)輸入(rù)信(xìn)号(hào)，seg_sel是(shì)8位的(de)輸出(chū)信(xìn)号(hào)，seg_ment是(shì)7位的(de)輸出(chū)信(xìn)号(hào)，根(gēn)據(jù)此(cǐ)，補充輸入(rù)輸出(chū)端口(kǒu)定(dìng)義。代(dài)碼如(rú)下(xià)：
|
1 2 3 4 |
input clk ; input rst_n ; output [7:0] seg_sel ; output [6:0] seg_ment ; |
3.2 信(xìn)号(hào)設計(jì)
我(wǒ)们(men)先(xiān)分(fēn)析要(yào)实現(xiàn)的(de)功能(néng)，數碼管(guǎn)0顯示數字(zì)0，翻譯成(chéng)信(xìn)号(hào)就(jiù)是(shì)seg_sel的(de)值为(wèi)8’b1111_1110，seg_ment的(de)值为(wèi)7’b000_0001。然後(hòu)數碼管(guǎn)0顯示數字(zì)1，也(yě)就(jiù)是(shì)说(shuō)seg_sel的(de)值为(wèi)8’b1111_1110，seg_ment的(de)值为(wèi)7’b100_1111。以(yǐ)此(cǐ)類(lèi)推，數碼管(guǎn)0顯示數字(zì)9，就(jiù)是(shì)seg_sel的(de)值为(wèi)8’b1111_1110，seg_ment的(de)值为(wèi)7’b000_0100。
图(tú) 267
seg_sel一(yī)直(zhí)为(wèi)8’hfe，不(bù)變(biàn)化(huà)。seg_ment隔一(yī)段(duàn)时(shí)間(jiān)後(hòu)会(huì)變(biàn)化(huà)，而(ér)这(zhè)个(gè)时(shí)間(jiān)在(zài)不(bù)同(tóng)时(shí)期(qī)還(huán)不(bù)相同(tóng)。把时(shí)間(jiān)信(xìn)息補充上(shàng)，得到(dào)下(xià)面(miàn)的(de)波(bō)形示意(yì)图(tú)。
图(tú) 268
上(shàng)图(tú)就(jiù)是(shì)seg_sel和(hé)seg_seg信(xìn)号(hào)的(de)變(biàn)化(huà)波(bō)形图(tú)。在(zài)顯示第(dì)1个(gè)时(shí)，seg_sel=8’hfe，seg_ment=7’h01并持(chí)續1秒(miǎo)；在(zài)第(dì)2个(gè)时(shí)，seg_sel=8’hfe，seg_ment=7’h4f并持(chí)續2秒(miǎo)；以(yǐ)此(cǐ)類(lèi)推，第(dì)8个(gè)时(shí)，seg_sel=8’hfe，seg_ment=7’h04并持(chí)續10秒(miǎo)。然後(hòu)又再次(cì)重(zhòng)複。
由(yóu)波(bō)形图(tú)可(kě)知，我(wǒ)们(men)需要(yào)1个(gè)計(jì)數器用(yòng)来(lái)計(jì)算时(shí)間(jiān)，如(rú)2秒(miǎo)、3秒(miǎo)等。另(lìng)外(wài)，我(wǒ)们(men)還(huán)需要(yào)一(yī)个(gè)計(jì)數器，用(yòng)来(lái)計(jì)算在(zài)第(dì)幾(jǐ)个(gè)階(jiē)段(duàn)中(zhōng)。所(suǒ)以(yǐ)總(zǒng)共(gòng)需要(yào)2个(gè)計(jì)數器。
本(běn)工程的(de)工作时(shí)鐘(zhōng)是(shì)50MHz，即周期(qī)为(wèi)20ns，計(jì)數器計(jì)數到(dào)2_000_000_000/20=100_000_000个(gè)，我(wǒ)们(men)就(jiù)能(néng)知道(dào)2秒(miǎo)时(shí)間(jiān)到(dào)了(le)。以(yǐ)類(lèi)類(lèi)推，在(zài)第(dì)2次(cì)时(shí)，數到(dào)150_000_000个(gè)，就(jiù)知道(dào)了(le)3秒(miǎo)时(shí)間(jiān)到(dào)。第(dì)9次(cì)时(shí)，數到(dào)500_000_000个(gè)，就(jiù)表(biǎo)示10秒(miǎo)时(shí)間(jiān)到(dào)。另(lìng)外(wài)，由(yóu)于(yú)該計(jì)數器是(shì)不(bù)停地(dì)計(jì)數，永遠(yuǎn)不(bù)停止的(de)，可(kě)以(yǐ)認为(wèi)加1条(tiáo)件(jiàn)一(yī)直(zhí)有(yǒu)效，可(kě)写成(chéng)：assign add_cnt0==1。綜上(shàng)所(suǒ)述，結合變(biàn)量(liàng)法，該計(jì)數器的(de)代(dài)碼如(rú)下(xià)
|
1 2 3 4 5 6 7 8 9 10 11 12 13 14 |
always @(posedge clk or negedge rst_n)begin if(!rst_n)begin cnt0 <= 0; end else if(add_cnt0)begin if(end_cnt0) cnt0 <= 0; else cnt0 <= cnt0 + 1; end end
assign add_cnt0 = 1 ; assign end_cnt0 = add_cnt0 && cnt0== x-1 ; |
第(dì)二(èr)个(gè)計(jì)數器用(yòng)于(yú)表(biǎo)示第(dì)幾(jǐ)个(gè)，很自(zì)然可(kě)以(yǐ)看(kàn)到(dào)，每个(gè)階(jiē)段(duàn)完成(chéng)後(hòu)，該計(jì)數器加1，因(yīn)此(cǐ)加1条(tiáo)件(jiàn)可(kě)为(wèi)end_cnt0。該計(jì)數器一(yī)共(gòng)要(yào)數10次(cì)。所(suǒ)以(yǐ)代(dài)碼为(wèi)：
|
1 2 3 4 5 6 7 8 9 10 11 12 13 14 |
always @(posedge clk or negedge rst_n)begin if(!rst_n)begin cnt1 <= 0; end else if(add_cnt1)begin if(end_cnt1) cnt1 <= 0; else cnt1 <= cnt1 + 1; end end
assign add_cnt1 = end_cnt0; assign end_cnt1 = add_cnt1 && cnt1== 10-1 ; |
接下(xià)来(lái)設計(jì)seg_sel。該信(xìn)号(hào)一(yī)直(zhí)为(wèi)8’hfe，所(suǒ)以(yǐ)代(dài)碼直(zhí)接写成(chéng)如(rú)下(xià)：
|
1 |
assign seg_sel = 8'hfe ; |
我(wǒ)们(men)来(lái)思(sī)考輸出(chū)信(xìn)号(hào)seg_ment的(de)變(biàn)化(huà)。概括起来(lái)，在(zài)第(dì)1次(cì)的(de)时(shí)候輸出(chū)值为(wèi)7’h01；在(zài)第(dì)2次(cì)的(de)时(shí)候輸出(chū)值为(wèi)7’h4f；以(yǐ)此(cǐ)類(lèi)推，在(zài)第(dì)8次(cì)的(de)时(shí)候輸出(chū)值为(wèi)7’h0f。我(wǒ)们(men)用(yòng)信(xìn)号(hào)cnt1来(lái)代(dài)替第(dì)幾(jǐ)次(cì)，也(yě)就(jiù)是(shì)：當cnt1==0的(de)时(shí)候，輸出(chū)值为(wèi)7’h01；在(zài)cnt1==1的(de)时(shí)候輸出(chū)值为(wèi)7’h4f；以(yǐ)此(cǐ)類(lèi)推，在(zài)cnt1==9的(de)时(shí)候輸出(chū)值为(wèi)7’h04。再進(jìn)一(yī)步翻譯成(chéng)代(dài)碼，就(jiù)變(biàn)成(chéng)如(rú)下(xià)：
|
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 |
always @(posedge clk or negedge rst_n)begin if(rst_n==1'b0)begin seg_ment <= 7'h01; end else if(cnt1==0)begin seg_ment <= 7'h01; end else if(cnt1==1)begin seg_ment <= 7'h4f; end else if(cnt1==2)begin seg_ment <= 7'h12; end else if(cnt1==3)begin seg_ment <= 7'h06; end else if(cnt1==4)begin seg_ment <= 7'h4c; end else if(cnt1==5)begin seg_ment <= 7'h24; end else if(cnt1==6)begin seg_ment <= 7'h20; end else if(cnt1==7)begin seg_ment <= 7'h0f; end else if(cnt1==8)begin seg_ment <= 7'h00; end else if(cnt1==9)begin seg_ment <= 7'h04; end end |
然後(hòu)，用(yòng)組合邏輯把x的(de)值确定(dìng)下(xià)来(lái)。
|
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 |
always @(*)begin if(cnt1==0)begin x = 50_000_000; end else if(cnt1==1)begin x = 100_000_000; end else if(cnt1==2)begin x = 150_000_000; end else if(cnt1==3)begin x = 200_000_000; end else if(cnt1==4)begin x = 250_000_000; end else if(cnt1==5)begin x = 300_000_000; end else if(cnt1==6)begin x = 350_000_000; end else if(cnt1==7)begin x = 400_000_000; end else if(cnt1==8)begin x = 450_000_000; end else if(cnt1==9)begin x = 500_000_000; end end |
此(cǐ)次(cì)，主(zhǔ)體(tǐ)程序已經(jīng)完成(chéng)。接下(xià)来(lái)是(shì)将module補充完整。
3.3 信(xìn)号(hào)定(dìng)義
接下(xià)来(lái)定(dìng)義信(xìn)号(hào)類(lèi)型。
cnt0是(shì)用(yòng)always産生(shēng)的(de)信(xìn)号(hào)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。cnt0計(jì)數的(de)最(zuì)大值为(wèi)500_000_000，需要(yào)用(yòng)29根(gēn)線(xiàn)表(biǎo)示，即位宽(kuān)是(shì)29位。add_cnt0和(hé)end_cnt0都是(shì)用(yòng)assign方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。并且其值是(shì)0或(huò)者(zhě)1，1个(gè)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：
|
1 2 3 |
reg [28:0] cnt0 ; wire add_cnt0 ; wire end_cnt0 ; |
cnt1是(shì)用(yòng)always産生(shēng)的(de)信(xìn)号(hào)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。cnt1計(jì)數的(de)最(zuì)大值为(wèi)9，需要(yào)用(yòng)4根(gēn)線(xiàn)表(biǎo)示，即位宽(kuān)是(shì)4位。add_cnt1和(hé)end_cnt1都是(shì)用(yòng)assign方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。并且其值是(shì)0或(huò)者(zhě)1，1根(gēn)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：
|
1 2 3 |
reg [3:0] cnt1 ; wire add_cnt1 ; wire end_cnt1 ; |
seg_sel是(shì)用(yòng)assign方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire，其一(yī)共(gòng)有(yǒu)8根(gēn)線(xiàn)，即位宽(kuān)为(wèi)8。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：
|
1 |
wire [7:0] seg_sel ; |
seg_ ment是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg，其一(yī)共(gòng)有(yǒu)7根(gēn)線(xiàn)，即位宽(kuān)为(wèi)7。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：
|
1 |
reg [6:0] seg_ment ; |
x是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg，他(tā)的(de)位數和(hé)cnt0是(shì)一(yī)致(zhì)的(de)。
|
1 |
reg [28:0] x ; |
至(zhì)此(cǐ)，整个(gè)代(dài)碼的(de)設計(jì)工作已經(jīng)完成(chéng)。整體(tǐ)代(dài)碼如(rú)下(xià)：
|
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93
|
module miaobiao( clk , rst_n , seg_sel, seg_ment );
input clk ; input rst_n ;
output [7:0] seg_sel ; output [6:0] seg_ment ;
reg [28:0] cnt0; reg [3:0] cnt1; wire add_cnt0; wire end_cnt0; wire add_cnt1; wire end_cnt1; wire [7:0] seg_sel ; reg [6:0] seg_ment ;
always @(posedge clk or negedge rst_n)begin if(!rst_n)begin cnt0 <= 0; end else if(add_cnt0)begin if(end_cnt0) cnt0 <= 0; else cnt0 <= cnt0 + 1; end end
assign add_cnt0 = 1; assign end_cnt0 = add_cnt0 && cnt0== 50000000-1;
always @(posedge clk or negedge rst_n)begin if(!rst_n)begin cnt1 <= 0; end else if(add_cnt1)begin if(end_cnt1) cnt1 <= 0; else cnt1 <= cnt1 + 1; end end
assign add_cnt1 = end_cnt0; assign end_cnt1 = add_cnt1 && cnt1==10-1 ; assign seg_sel = 8'hfe; always @(posedge clk or negedge rst_n)begin if(rst_n==1'b0)begin seg_ment <= 7'h01; end else if(cnt1==0)begin seg_ment <= 7'h01; end else if(cnt1==1)begin seg_ment <= 7'h4f; end else if(cnt1==2)begin seg_ment <= 7'h12; end else if(cnt1==3)begin seg_ment <= 7'h06; end else if(cnt1==4)begin seg_ment <= 7'h4c; end else if(cnt1==5)begin seg_ment <= 7'h24; end else if(cnt1==6)begin seg_ment <= 7'h20; end else if(cnt1==7)begin seg_ment <= 7'h0f; end else if(cnt1==8)begin seg_ment <= 7'h00; end else if(cnt1==9)begin seg_ment <= 7'h04; end end always @(*)begin if(cnt1==0)begin x = 50_000_000; end else if(cnt1==1)begin x = 100_000_000; end else if(cnt1==2)begin x = 150_000_000; end else if(cnt1==3)begin x = 200_000_000; end else if(cnt1==4)begin x = 250_000_000; end else if(cnt1==5)begin x = 300_000_000; end else if(cnt1==6)begin x = 350_000_000; end else if(cnt1==7)begin x = 400_000_000; end else if(cnt1==8)begin x = 450_000_000; end else if(cnt1==9)begin x = 500_000_000; end end endmodule |
下(xià)一(yī)步是(shì)新建工程和(hé)上(shàng)板查看(kàn)現(xiàn)象(xiàng)。
4 綜合與(yǔ)上(shàng)板
4.1 新建工程
首先(xiān)在(zài)d盤中(zhōng)創建名为(wèi)“miaobiao”的(de)工程文(wén)件(jiàn)夾，将写的(de)代(dài)碼命名为(wèi)“miaobiao.v”,頂层模块(kuài)名为(wèi)“miaobiao”。
图(tú) 269
图(tú) 270
然後(hòu)打(dǎ)開(kāi)Quartus Ⅱ，點(diǎn)擊File下(xià)拉列表(biǎo)中(zhōng)的(de)New Project Wzard...新建工程選項。
图(tú) 271
3.再出(chū)現(xiàn)的(de)界面(miàn)中(zhōng)直(zhí)接點(diǎn)擊Next。
图(tú) 272
4.之後(hòu)出(chū)現(xiàn)的(de)是(shì)工程文(wén)件(jiàn)夾、工程名、頂层模块(kuài)名設置界面(miàn)。按照之前(qián)的(de)命名進(jìn)行填写，第(dì)一(yī)欄選擇工程文(wén)件(jiàn)夾“miaobiao”，第(dì)二(èr)欄選擇工程文(wén)件(jiàn)“miaobiao”，最(zuì)後(hòu)一(yī)欄選擇頂层模块(kuài)名“miaobiao”,然後(hòu)點(diǎn)擊”Next”，在(zài)出(chū)現(xiàn)的(de)界面(miàn)選擇empty project。
图(tú) 273
图(tú) 274
5.之後(hòu)是(shì)文(wén)件(jiàn)添加界面(miàn)。添加之前(qián)写的(de)“miaobian.v”文(wén)件(jiàn)，點(diǎn)擊右(yòu)側的(de)“Add”按鈕，之後(hòu)文(wén)件(jiàn)還(huán)会(huì)出(chū)現(xiàn)在(zài)大方(fāng)框里(lǐ)，之後(hòu)點(diǎn)擊“Next”。
图(tú) 275
器件(jiàn)型号(hào)選擇界面(miàn)。選擇Cyclone ⅣE，在(zài)芯片(piàn)型号(hào)選擇处選擇EP4CE15F23C8，然後(hòu)點(diǎn)擊“Next”。
图(tú) 276
EDA工具界面(miàn)。直(zhí)接點(diǎn)擊“Next”。
图(tú) 277
8.之後(hòu)出(chū)現(xiàn)的(de)界面(miàn)是(shì)我(wǒ)们(men)前(qián)面(miàn)設置的(de)總(zǒng)結，确認无誤後(hòu)點(diǎn)擊“Finish”。
图(tú) 278
4.2 綜合
1.新建工程步驟完成(chéng)後(hòu)，就(jiù)会(huì)出(chū)現(xiàn)以(yǐ)下(xià)界面(miàn)。在(zài)“Project Navigator”下(xià)選中(zhōng)要(yào)編譯的(de)文(wén)件(jiàn)，點(diǎn)擊上(shàng)方(fāng)工具欄中(zhōng)“Start Compilation”編譯按鈕（藍(lán)色(sè)三(sān)角(jiǎo)形）。
图(tú) 279
2.編譯成(chéng)功後(hòu)会(huì)出(chū)現(xiàn)一(yī)下(xià)界面(miàn)。
图(tú) 280
4.3 配置管(guǎn)脚
图(tú) 281
在(zài)菜單欄中(zhōng)，選中(zhōng)Assignments，然後(hòu)選擇Pin Planner，就(jiù)会(huì)弹出(chū)配置管(guǎn)脚的(de)窗(chuāng)口(kǒu)。
图(tú) 282
在(zài)配置窗(chuāng)口(kǒu)最(zuì)下(xià)方(fāng)中(zhōng)的(de)location一(yī)列，參考下(xià)表(biǎo)中(zhōng)最(zuì)右(yòu)两(liǎng)列配置好(hǎo)FPGA管(guǎn)脚。
|
器件(jiàn) |
信(xìn)号(hào)線(xiàn) |
信(xìn)号(hào)線(xiàn) |
FPGA管(guǎn)脚 |
內(nèi)部(bù)信(xìn)号(hào) |
|
U6,U7 |
SEG_E |
SEG0 |
Y6 |
seg_ment[2] |
|
SEG_DP |
SEG1 |
W6 |
未用(yòng)到(dào) |
|
|
SEG_G |
SEG2 |
Y7 |
seg_ment[0] |
|
|
SEG_F |
SEG3 |
W7 |
seg_ment[1] |
|
|
SEG_D |
SEG4 |
P3 |
seg_ment[3] |
|
|
SEG_C |
SEG5 |
P4 |
seg_ment[4] |
|
|
SEG_B |
SEG6 |
R5 |
seg_ment[5] |
|
|
SEG_A |
SEG7 |
T3 |
seg_ment[6] |
|
|
DIG1 |
DIG_EN1 |
T4 |
seg_sel[0] |
|
|
DIG2 |
DIG_EN2 |
V4 |
seg_sel[1] |
|
|
DIG3 |
DIG_EN3 |
V3 |
seg_sel[2] |
|
|
DIG4 |
DIG_EN4 |
Y3 |
seg_sel[3] |
|
|
DIG5 |
DIG_EN5 |
Y8 |
seg_sel[4] |
|
|
DIG6 |
DIG_EN6 |
W8 |
seg_sel[5] |
|
|
DIG7 |
DIG_EN7 |
W10 |
seg_sel[6] |
|
|
DIG8 |
DIG_EN8 |
Y10 |
seg_sel[7] |
|
|
X1 |
|
SYS_CLK |
G1 |
clk |
|
K1 |
|
SYS_RST |
AB12 |
rst_n |
配置完成(chéng)後(hòu)，關(guān)閉Pin Planner，软(ruǎn)件(jiàn)自(zì)動(dòng)会(huì)保存管(guǎn)脚配置信(xìn)息。
4.4 再次(cì)綜合
图(tú) 283
在(zài)菜單欄中(zhōng)，選中(zhōng)Processing，然後(hòu)選擇Start Compilation，再次(cì)对(duì)整个(gè)工程進(jìn)行編譯和(hé)綜合。
图(tú) 284
出(chū)現(xiàn)上(shàng)面(miàn)的(de)界面(miàn)，就(jiù)说(shuō)明(míng)編譯綜合成(chéng)功。
4.5 連(lián)接開(kāi)發(fà)板
图(tú)中(zhōng)，下(xià)载器接入(rù)電(diàn)腦USB接口(kǒu)，電(diàn)源接入(rù)電(diàn)源，然後(hòu)摁下(xià)藍(lán)色(sè)開(kāi)關(guān)。
图(tú) 285
4.6 上(shàng)板
1.双(shuāng)擊Tasks一(yī)欄中(zhōng)”Program Device”。
图(tú) 286
2.会(huì)出(chū)現(xiàn)如(rú)下(xià)界面(miàn)，點(diǎn)擊add file添加.sof文(wén)件(jiàn)，點(diǎn)擊“Start”，会(huì)在(zài)“Progress”出(chū)顯示進(jìn)度(dù)。
图(tú) 287
3.進(jìn)度(dù)条(tiáo)中(zhōng)提(tí)示成(chéng)功後(hòu)，即可(kě)在(zài)開(kāi)發(fà)板上(shàng)观察到(dào)相應(yìng)的(de)現(xiàn)象(xiàng)。
