本(běn)文(wén)为(wèi)明(míng)德揚原創文(wén)章(zhāng)，轉(zhuǎn)载請注明(míng)出(chū)处！
这(zhè)里(lǐ)分(fēn)享的(de)是(shì)基于(yú)altera的(de)A10 DDR3的(de)IP核配置具體(tǐ)操作。關(guān)于(yú)DDR IP核的(de)接口(kǒu)配置，參考的(de)是(shì)avalon-mm協議，想(xiǎng)要(yào)了(le)解(jiě)更(gèng)多(duō)關(guān)于(yú)avalon-mm協議，大家(jiā)可(kě)以(yǐ)查看(kàn)的(de)相關(guān)資料。
一(yī)、用(yòng)quartus 18版本(běn)新建一(yī)个(gè)工程，可(kě)命名为(wèi)“A10_ddr3_test”（如(rú)下(xià)图(tú)所(suǒ)示）。
这(zhè)里(lǐ)我(wǒ)们(men)選擇的(de)芯片(piàn)是(shì)：10AX027H4F34I3VG，大家(jiā)可(kě)以(yǐ)根(gēn)據(jù)自(zì)己的(de)需要(yào)選擇相應(yìng)芯片(piàn)，然後(hòu)點(diǎn)擊“Next”。（如(rú)下(xià)图(tú)①所(suǒ)示）
图(tú)①
檢查看(kàn)看(kàn)生(shēng)成(chéng)的(de)工程概況是(shì)否正(zhèng)确，沒(méi)問(wèn)題(tí)就(jiù)點(diǎn)擊“Finish”結束(shù)工程的(de)建立（如(rú)下(xià)图(tú)所(suǒ)示）。
二(èr)、在(zài)quartus的(de)右(yòu)邊(biān)“IP Catalog”界面(miàn)搜索欄里(lǐ)輸入(rù)“mem”，快(kuài)速搜索“Arria 10 External Memory Interfaces”，双(shuāng)擊進(jìn)入(rù)IP核的(de)配置（如(rú)下(xià)图(tú)所(suǒ)示）。
三(sān)、弹出(chū)的(de)IP核配置界面(miàn)如(rú)下(xià)，确定(dìng)芯片(piàn)型号(hào)沒(méi)問(wèn)題(tí)後(hòu)點(diǎn)擊“OK”
四(sì)、在(zài)配置界面(miàn)，“Memory Protocol”à 選擇“DDR3”；在(zài)“General”页(yè)面(miàn) à “Clocks” à “Memory clock frequency”配置DDR的(de)速率为(wèi)“400.0”MHz（如(rú)下(xià)图(tú)所(suǒ)示）。
五(wǔ)、在(zài)页(yè)面(miàn)“Memory”à “Topology”部(bù)分(fēn)，根(gēn)據(jù)硬(yìng)件(jiàn)Datasheet手(shǒu)册来(lái)配置。
六(liù)、在(zài)页(yè)面(miàn)“FPGA I/O”à “FPGA I/O Settings”，同(tóng)樣(yàng)都是(shì)根(gēn)據(jù)硬(yìng)件(jiàn)Datasheet手(shǒu)册来(lái)設置，这(zhè)里(lǐ)選擇“1.5V（DDR3）”（如(rú)下(xià)图(tú)所(suǒ)示）。
七(qī)、在(zài)页(yè)面(miàn)“Men Timing”à “Parameters dependent on Speed Bin”部(bù)分(fēn)也(yě)是(shì)根(gēn)據(jù)硬(yìng)件(jiàn)手(shǒu)册来(lái)設置，但比較繁瑣，此(cǐ)时(shí)我(wǒ)们(men)可(kě)以(yǐ)在(zài)右(yòu)下(xià)角(jiǎo)“Presets”界面(miàn)找(zhǎo)到(dào)相應(yìng)的(de)DDR3 IP核，然後(hòu)點(diǎn)擊“Apply”来(lái)自(zì)動(dòng)配置參數，这(zhè)里(lǐ)我(wǒ)们(men)選擇的(de)IP核是(shì)“DDR3-1066E CL6 Component 1CS 2Gb （128Mb x16）”（如(rú)下(xià)图(tú)所(suǒ)示）。
八(bā)、在(zài)页(yè)面(miàn)“Diagnostics”à “Simulation Options”à“Calibration mode”，選擇“Full Calibration”（如(rú)下(xià)图(tú)所(suǒ)示）。
九、點(diǎn)擊配置界面(miàn)右(yòu)下(xià)角(jiǎo)“Finish”結束(shù)IP核的(de)配置，之後(hòu)弹出(chū)的(de)界面(miàn)點(diǎn)擊“Close”（如(rú)下(xià)图(tú)所(suǒ)示）。
十(shí)、點(diǎn)擊“是(shì)”，再點(diǎn)擊“Generate” 确認生(shēng)成(chéng)IP核（如(rú)下(xià)图(tú)所(suǒ)示）。
十(shí)一(yī)、 生(shēng)成(chéng)IP核結束(shù)，點(diǎn)擊“Finish”，再點(diǎn)擊“close”。
十(shí)二(èr)、 點(diǎn)擊“Yes”，确認加入(rù)工程（如(rú)下(xià)图(tú)所(suǒ)示）。
以(yǐ)上(shàng)就(jiù)是(shì)基于(yú)altera的(de)IP核配置的(de)具體(tǐ)操作。如(rú)有(yǒu)不(bù)明(míng)白的(de)地(dì)方(fāng)可(kě)以(yǐ)加我(wǒ)的(de)QQ：1479512800，共(gòng)同(tóng)讨論，期(qī)待與(yǔ)大家(jiā)一(yī)起探讨進(jìn)步!
