在(zài)采用(yòng)數值处理技術(shù)創建嵌入(rù)式應(yìng)用(yòng)时(shí)，通(tòng)常以(yǐ)整數或(huò)定(dìng)點(diǎn)表(biǎo)示法来(lái)确保算術(shù)運算盡量(liàng)簡單，这(zhè)一(yī)點(diǎn)至(zhì)關(guān)重(zhòng)要(yào)。因(yīn)其不(bù)僅有(yǒu)助于(yú)使成(chéng)本(běn)和(hé)功耗降至(zhì)最(zuì)低，而(ér)且還(huán)能(néng)盡可(kě)能(néng)地(dì)加速硬(yìng)件(jiàn)部(bù)署(shǔ)。FPGA 非(fēi)常适用(yòng)于(yú)執行定(dìng)點(diǎn)運算，并能(néng)在(zài)邏輯或(huò)基于(yú)软(ruǎn)件(jiàn)或(huò)硬(yìng)件(jiàn)处理器的(de)实施方(fāng)案(àn)中(zhōng)創建高(gāo)度(dù)并行的(de)數據(jù)路(lù)徑解(jiě)決方(fāng)案(àn)。Virtex®-5 FPGA 産品系(xì)列中(zhōng) FXT 系(xì)列的(de)最(zuì)新硬(yìng)件(jiàn)处理器 Xilinx®PowerPC® 440 可(kě)提(tí)供超标(biāo)量(liàng)功能(néng)，讓用(yòng)戶能(néng)够对(duì)器件(jiàn)編程，使其以(yǐ)高(gāo)达(dá) 550 MHz 的(de)时(shí)鐘(zhōng)速率并行執行一(yī)个(gè)或(huò)两(liǎng)个(gè)定(dìng)點(diǎn)運算。
盡管(guǎn)用(yòng)戶能(néng)通(tòng)过(guò)对(duì)器件(jiàn)進(jìn)行編程来(lái)執行大多(duō)數采用(yòng)整數或(huò)定(dìng)點(diǎn)算術(shù)的(de)運算，但通(tòng)常須重(zhòng)新運算并插入(rù)比例運算以(yǐ)确保計(jì)算結果(guǒ)足够精确。对(duì)于(yú)複雜運算而(ér)言，这(zhè)不(bù)僅耗时(shí)，而(ér)且還(huán)会(huì)導致(zhì)程序變(biàn)为(wèi)專用(yòng)型且不(bù)可(kě)重(zhòng)用(yòng)。理想(xiǎng)的(de)替代(dài)方(fāng)法是(shì)采用(yòng)标(biāo)準浮點(diǎn)表(biǎo)示法来(lái)提(tí)供一(yī)種(zhǒng)适用(yòng)于(yú)多(duō)个(gè)應(yìng)用(yòng)的(de)高(gāo)動(dòng)态範圍。这(zhè)樣(yàng)人(rén)们(men)就(jiù)无需修改算法即可(kě)獲得适用(yòng)于(yú)任何特(tè)定(dìng)應(yìng)用(yòng)或(huò)操作环(huán)境的(de)定(dìng)點(diǎn)实施方(fāng)案(àn)，也(yě)无需为(wèi)随後(hòu)的(de)項目及(jí)應(yìng)用(yòng)而(ér)大範圍地(dì)修改代(dài)碼。
虽然赛靈思(sī)为(wèi)基于(yú) IBM 浮點(diǎn)性(xìng)能(néng)庫的(de) PowerPC 440 处理器提(tí)供了(le)一(yī)種(zhǒng)行之有(yǒu)效的(de)仿真(zhēn)浮點(diǎn)解(jiě)決方(fāng)案(àn)，但处理器內(nèi)核仍需占用(yòng)數十(shí)个(gè)周期(qī)来(lái)執行每条(tiáo)運算。而(ér)采用(yòng)浮點(diǎn)運算單元(yuán) (FPU) 形式的(de)浮點(diǎn)運算硬(yìng)件(jiàn)加速功能(néng)可(kě)縮短(duǎn)該運算周期(qī)。Virtex-5 FXT 系(xì)列中(zhōng)的(de) PowerPC 440 处理器提(tí)供了(le)有(yǒu)效接口(kǒu)，能(néng)够将赛靈思(sī)软(ruǎn) FPU 等硬(yìng)件(jiàn)加速器連(lián)接至(zhì)該处理器內(nèi)核。該方(fāng)案(àn)可(kě)通(tòng)过(guò)結構協处理器總(zǒng)線(xiàn) (FCB) 将 PowerPC 440 处理器上(shàng)的(de) 128 位輔助处理器單元(yuán) (APU) 接口(kǒu)橋(qiáo)接至(zhì)協处理器。使用(yòng)該類(lèi)協处理器(赛靈思(sī) LogiCORE™ IP Virtex-5 APU-FPU)，Virtex-5 FXT 用(yòng)戶可(kě)以(yǐ)選擇软(ruǎn)件(jiàn)仿真(zhēn)或(huò)者(zhě)專用(yòng)软(ruǎn)邏輯 FPU 在(zài) PowerPC 上(shàng)自(zì)如(rú)地(dì)实現(xiàn)浮點(diǎn)運算。图(tú) 1 顯示了(le)通(tòng)过(guò) FCB 将 PowerPC 440 处理器連(lián)接至(zhì) Virtex-5 APU-FPU 的(de)典型实施方(fāng)案(àn)。
PowerPC 440 Processor Block: PowerPC 440 处理器模块(kuài)
PowerPC 440 Processor: PowerPC 440处理器
PLB and Memory Crossbar: PLB 和(hé)存儲器交叉(chā)開(kāi)關(guān)
Virtex-5 APU Floating-Point Unit: Virtex-5 APU 浮點(diǎn)單元(yuán)
in FPGA Logic: FPGA 邏輯內(nèi)
關(guān)于(yú) PowerPC 440 FPU
赛靈思(sī)針(zhēn)对(duì)嵌入(rù)在(zài) Virtex-5 FXT FPGA 中(zhōng)的(de) PowerPC 440 处理器專門(mén)設計(jì)了(le) APU-FPU。FPU 通(tòng)过(guò) APU 接口(kǒu)與(yǔ)处理器的(de)緊密結合可(kě)讓浮點(diǎn)運算單元(yuán)直(zhí)接執行原生(shēng) PowerPC 浮點(diǎn)指令，这(zhè)相对(duì)软(ruǎn)件(jiàn)仿真(zhēn)而(ér)言，速度(dù)一(yī)般可(kě)提(tí)高(gāo) 6 倍。
除少(shǎo)數情(qíng)況外(wài)，赛靈思(sī) PowerPC FPU 一(yī)般符合單精度(dù)和(hé)双(shuāng)精度(dù)浮點(diǎn)運算的(de) IEEE-754 标(biāo)準。赛靈思(sī)提(tí)供了(le)为(wèi) 2:1和(hé) 3:1 APU-FPU 时(shí)鐘(zhōng)速率而(ér)优化(huà)的(de)變(biàn)量(liàng)，使 PowerPC 处理器能(néng)够以(yǐ)最(zuì)高(gāo)頻率運行。自(zì)發(fà)性(xìng)指令發(fà)送不(bù)僅会(huì)隐藏運算时(shí)延，而(ér)且還(huán)会(huì)減少(shǎo)每条(tiáo)指令的(de)周期(qī)。此(cǐ)外(wài)，这(zhè)些优化(huà)的(de)实施方(fāng)案(àn)可(kě)充分(fēn)發(fà)揮器件(jiàn)的(de)高(gāo)性(xìng)能(néng) DSP 特(tè)性(xìng)，以(yǐ)縮短(duǎn)運算符时(shí)延并減少(shǎo)邏輯計(jì)數與(yǔ)功耗。赛靈思(sī)在(zài)其嵌入(rù)式開(kāi)發(fà)套(tào)件(jiàn) (EDK) 中(zhōng)支持(chí) APU-FPU 流。
图(tú) 2 为(wèi) FPU 架構的(de)整體(tǐ)框架图(tú)。APU-FPU 由(yóu)執行單元(yuán)、寄存器文(wén)件(jiàn)、總(zǒng)線(xiàn)接口(kǒu)以(yǐ)及(jí)所(suǒ)有(yǒu)管(guǎn)理浮點(diǎn)指令執行情(qíng)況所(suǒ)必需的(de)控制邏輯組成(chéng)。
FCB2 Bus: FCB2 總(zǒng)線(xiàn)
FCB2 Bus Interface: FCB2 總(zǒng)線(xiàn)接口(kǒu)
Execution Control/Decode Logic: 執行控制/解(jiě)碼邏輯
Register File & Forwarding: 寄存器文(wén)件(jiàn)與(yǔ)轉(zhuǎn)發(fà)
Add/Sub/Convert: 添加/子集/轉(zhuǎn)換
Compare: 比較
Multiply: 乘
Divide: 除
Square Root: 平方(fāng)根(gēn)
Round: 四(sì)舍五(wǔ)入(rù)
图(tú) 2——Virtex-5 FXT PowerPC 440 浮點(diǎn)協处理器架構
FPU 含有(yǒu)两(liǎng)个(gè)變(biàn)量(liàng)。双(shuāng)精度(dù)變(biàn)量(liàng)可(kě)執行除 PowerPC ISA 图(tú)形子集(fsel、fres 和(hé) frsqrte)以(yǐ)外(wài)的(de)所(suǒ)有(yǒu)浮點(diǎn)指令，其中(zhōng)也(yě)包(bāo)括單精度(dù)變(biàn)量(liàng)執行的(de)指令。这(zhè)意(yì)味着您能(néng)使用(yòng)带(dài)各(gè)種(zhǒng)商用(yòng)編譯器和(hé)操作系(xì)統的(de) FPU(具體(tǐ)請參見(jiàn)： www.xilinx.com/ise/embedded/epartners/listing.htm )。
赛靈思(sī)編譯器支持(chí)的(de) APU-FPU 單精度(dù)變(biàn)量(liàng)使用(yòng)的(de)資源較少(shǎo)。當 FPU 被(bèi)占用(yòng)时(shí)，双(shuāng)精度(dù)操作将通(tòng)过(guò)软(ruǎn)件(jiàn)仿真(zhēn)来(lái)執行。
将 APU-FPU 連(lián)接至(zhì) PowerPC 440
有(yǒu)两(liǎng)種(zhǒng)方(fāng)法可(kě)将 APU-FPU 連(lián)接至(zhì) PowerPC 440 处理器：1、利用(yòng)赛靈思(sī) Platform Studio 設計(jì)工具中(zhōng)的(de) Base System Builder (BSB) 向(xiàng)導;2、将 APU-FPU 單元(yuán)添加至(zhì)當前(qián)設計(jì)方(fāng)案(àn)中(zhōng)即可(kě)。
您首先(xiān)需利用(yòng) BSB 向(xiàng)導确定(dìng)目标(biāo)板和(hé)所(suǒ)期(qī)望的(de)处理器(PowerPC 或(huò) MicroBlaze™)，然後(hòu)通(tòng)过(guò)一(yī)系(xì)列複選框和(hé)下(xià)拉菜單選擇設計(jì)中(zhōng)所(suǒ)需的(de) IP。借(jiè)助 BSB 向(xiàng)導，能(néng)够輕(qīng)松快(kuài)速地(dì)組裝(zhuāng)并测試基礎处理器系(xì)統。您只(zhī)需勾選您要(yào)選擇的(de) FPU 框，即可(kě)实現(xiàn)APU-FPU 連(lián)接(見(jiàn)图(tú) 3 頂部(bù))。該向(xiàng)導可(kě)实現(xiàn)一(yī)个(gè)經(jīng)过(guò)优化(huà)能(néng)以(yǐ)处理器时(shí)鐘(zhōng)三(sān)分(fēn)之一(yī)速率運行的(de)双(shuāng)精度(dù) FPU。您也(yě)可(kě)定(dìng)制更(gèng)高(gāo)时(shí)鐘(zhōng)速率的(de) FPU 和(hé)單精度(dù) FPU。
如(rú)果(guǒ)不(bù)想(xiǎng)使用(yòng)向(xiàng)導，您也(yě)可(kě)通(tòng)过(guò)另(lìng)一(yī)種(zhǒng)方(fāng)法来(lái)实現(xiàn)，即按照系(xì)統組裝(zhuāng)視图(tú)拖動(dòng) IP Catalog 下(xià)的(de) APU- FPU IP，然後(hòu)对(duì) FPU 進(jìn)行配置即可(kě)。图(tú) 3 底部(bù)图(tú)片(piàn)顯示了(le) IP Catalog (見(jiàn)左(zuǒ)下(xià)方(fāng))和(hé)系(xì)統組裝(zhuāng)視图(tú)中(zhōng)新添加的(de) FPU。右(yòu)擊 FPU 并選擇 Configure IP，然後(hòu)您便可(kě)選取(qǔ)想(xiǎng)要(yào)的(de)精度(dù)(單精度(dù)或(huò)双(shuāng)精度(dù))并确定(dìng)您希望該 FPU 是(shì)針(zhēn)对(duì)低时(shí)延(三(sān)分(fēn)之一(yī)时(shí)鐘(zhōng)速率)或(huò)是(shì)高(gāo)速率(二(èr)分(fēn)之一(yī)时(shí)鐘(zhōng)速率)而(ér)進(jìn)行优化(huà);最(zuì)後(hòu)将 FPU 連(lián)接至(zhì) FCB 并将 FPU/FCB 时(shí)鐘(zhōng)鍊(liàn)接至(zhì)适當的(de)时(shí)鐘(zhōng)(通(tòng)常是(shì)二(èr)分(fēn)之一(yī)或(huò)三(sān)分(fēn)之一(yī)处理器时(shí)鐘(zhōng)速率。)
图(tú) 3——通(tòng)过(guò) BSB 向(xiàng)導(頂部(bù))以(yǐ)及(jí)系(xì)統組裝(zhuāng)視图(tú)将 FPU 添加至(zhì)現(xiàn)有(yǒu) PowerPC 处理器設計(jì)方(fāng)案(àn)中(zhōng)
讓浮點(diǎn)盡在(zài)掌握之中(zhōng)
Virtex-5 APU-FPU 提(tí)供免費的(de) Platform Studio，支持(chí)浮點(diǎn)定(dìng)制。您可(kě)分(fēn)别采用(yòng)約 2500 个(gè)或(huò)約 4900 个(gè) LUT 寄存器对(duì)来(lái)实現(xiàn)單或(huò)双(shuāng)精度(dù) FPU，也(yě)可(kě)在(zài)无需添加 FPGA 邏輯的(de)情(qíng)況下(xià)運行具有(yǒu)浮點(diǎn)仿真(zhēn)功能(néng)的(de)软(ruǎn)件(jiàn)應(yìng)用(yòng)。
性(xìng)能(néng)水(shuǐ)平可(kě)預先(xiān)選擇：選擇适當的(de) FPU，或(huò)实施設計(jì)并确定(dìng)软(ruǎn)件(jiàn)仿真(zhēn)是(shì)否滿足要(yào)求;如(rú)未滿足，可(kě)升(shēng)級软(ruǎn) FPU。
顯而(ér)易見(jiàn)，如(rú)果(guǒ)能(néng)從软(ruǎn)件(jiàn)仿真(zhēn)中(zhōng)獲得足够的(de)性(xìng)能(néng)，則无需 FPU。但如(rú)果(guǒ)需要(yào)更(gèng)高(gāo)的(de)性(xìng)能(néng)，可(kě)使用(yòng) APU-FPU。如(rú)果(guǒ)應(yìng)用(yòng)需要(yào) FPU 或(huò)正(zhèng)在(zài)使用(yòng)與(yǔ)之配套(tào)的(de)編譯器，可(kě)選擇双(shuāng)精度(dù) FPU。如(rú)果(guǒ)應(yìng)用(yòng)僅需單精度(dù)運算且您正(zhèng)在(zài)使用(yòng)赛靈思(sī) GNU 編譯器，則單精度(dù) FPU 会(huì)降低邏輯要(yào)求。谨記(jì)，如(rú)果(guǒ)選擇双(shuāng)精度(dù) FPU，它(tā)将執行單精度(dù)運算，然後(hòu)将運算結果(guǒ)進(jìn)行四(sì)舍五(wǔ)入(rù)，以(yǐ)提(tí)供單精度(dù) FPU 的(de)精确度(dù)。
典型性(xìng)能(néng)增益
當您在(zài)評估是(shì)需要(yào)硬(yìng) FPU 還(huán)是(shì)软(ruǎn) FPU 时(shí)，應(yìng)首先(xiān)确定(dìng)代(dài)碼的(de)浮點(diǎn)密集程度(dù)。代(dài)碼通(tòng)常包(bāo)括不(bù)同(tóng)浮點(diǎn)、整數、存儲器以(yǐ)及(jí)邏輯運算等。因(yīn)此(cǐ)，盡管(guǎn)基準可(kě)作为(wèi)潛在(zài)性(xìng)能(néng)提(tí)升(shēng)的(de)指示器，但運行您自(zì)己的(de)代(dài)碼会(huì)更(gèng)好(hǎo)。
表(biǎo) 1 列出(chū)了(le) 400 MHz Virtex-5 FXT PowerPC 440 处理器、软(ruǎn)件(jiàn)仿真(zhēn)以(yǐ)及(jí)與(yǔ)該处理器相連(lián)的(de) 200 MHz 双(shuāng)精度(dù) APU-FPU 的(de)基準數據(jù)，透过(guò)該表(biǎo)可(kě)清(qīng)晰了(le)解(jiě) APU-FPU 執行浮點(diǎn)密集代(dài)代(dài)碼的(de)性(xìng)能(néng)表(biǎo)現(xiàn)。
表(biǎo)中(zhōng)所(suǒ)列數據(jù)是(shì)赛靈思(sī)用(yòng)于(yú)評估处理器浮點(diǎn)單元(yuán)性(xìng)能(néng)的(de)一(yī)組基準數據(jù)的(de)子集。平均而(ér)言，软(ruǎn) FPU 可(kě)比软(ruǎn)件(jiàn)仿真(zhēn)快(kuài) 6 倍，而(ér)單精度(dù) FPU 可(kě)比双(shuāng)精度(dù) FPU 快(kuài) 13%。
在(zài)浮點(diǎn)占主(zhǔ)導地(dì)位的(de)情(qíng)況下(xià)，可(kě)通(tòng)过(guò)优化(huà)代(dài)碼来(lái)提(tí)高(gāo)软(ruǎn) FPU 的(de)性(xìng)能(néng)，以(yǐ)充分(fēn)利用(yòng) FPU 管(guǎn)線(xiàn)。FIR 濾波(bō)器基準就(jiù)是(shì)一(yī)例很好(hǎo)的(de)潛在(zài)性(xìng)能(néng)增益。未經(jīng)优化(huà)的(de)代(dài)碼是(shì)典型的(de)“教科書(shū)代(dài)碼”，虽便于(yú)閱读(dú)，但大多(duō)數 FPU 執行时(shí)往往效率低下(xià)。然而(ér)，通(tòng)过(guò)实施循环(huán)展(zhǎn)開(kāi)、最(zuì)大限度(dù)地(dì)延长 FPU 寄存器中(zhōng)常數的(de)保留时(shí)間(jiān)，以(yǐ)及(jí)交叉(chā)存取(qǔ)其他(tā)代(dài)碼與(yǔ)浮點(diǎn)指令，設計(jì)方(fāng)案(àn)的(de)性(xìng)能(néng)可(kě)得到(dào)顯著提(tí)高(gāo)。在(zài)本(běn)例中(zhōng)，优化(huà)濾波(bō)器代(dài)碼比未經(jīng)优化(huà)的(de)代(dài)碼快(kuài) 3.8 倍，比软(ruǎn)件(jiàn)仿真(zhēn)快(kuài) 30 倍。
總(zǒng)之，Virtex-5 FXT 借(jiè)助其 PowerPC 440 处理器可(kě)为(wèi)嵌入(rù)式應(yìng)用(yòng)提(tí)供衆多(duō)選擇。您可(kě)在(zài)有(yǒu)无 FPU 的(de)情(qíng)況下(xià)執行設計(jì)方(fāng)案(àn)、用(yòng)性(xìng)能(néng)較高(gāo)的(de) FPU来(lái)替代(dài)软(ruǎn)件(jiàn)仿真(zhēn)技術(shù)、为(wèi) Virtex-5 FXT 量(liàng)身(shēn)定(dìng)制处理能(néng)力資源，所(suǒ)有(yǒu)这(zhè)些都是(shì)为(wèi)了(le)滿足您的(de)最(zuì)佳設計(jì)需求，讓“一(yī)切(qiè)盡在(zài)您的(de)掌握之中(zhōng)” 。
温(wēn)馨提(tí)示：明(míng)德揚除了(le)培訓学習還(huán)有(yǒu)項目承接業务，擅长的(de)項目主(zhǔ)要(yào)包(bāo)括的(de)方(fāng)向(xiàng)有(yǒu)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)面(miàn)：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(kǒu)(IMX472 IMX492)
3. PCIE采集系(xì)統
4. 图(tú)像項目
5. 高(gāo)速多(duō)通(tòng)道(dào)ADDA系(xì)統
6. 基于(yú)FPGA板卡(kǎ)研發(fà)
7. 多(duō)通(tòng)道(dào)高(gāo)靈敏電(diàn)荷放(fàng)大器
8. 射頻前(qián)端
http://old.mdy-edu.com/xmucjie/2023/0201/1865.html
（點(diǎn)擊→了(le)解(jiě)項目承接業务詳情(qíng)☝）
需要(yào)了(le)解(jiě)相關(guān)信(xìn)息可(kě)以(yǐ)聯系(xì)：吴老(lǎo)师(shī)18022857217（微信(xìn)同(tóng)步）
