学習 FPGA，在(zài)不(bù)同(tóng)层次(cì)的(de)人(rén)明(míng)顯有(yǒu)不(bù)同(tóng)的(de)答(dá)案(àn)。
先(xiān)说(shuō)一(yī)句(jù)，说(shuō)不(bù)要(yào)開(kāi)發(fà)板的(de)都是(shì)菜鳥級選手(shǒu)。
✌FPGA入(rù)門(mén)/進(jìn)階(jiē)開(kāi)發(fà)板推薦▼
https://item.taobao.com/item.htm?spm=a1z10.5-c-s.w4002-15147260096.20.416176e5iqnNkK&id=600332006337
FPGA 层次(cì)可(kě)劃(huà)分(fēn)为(wèi)，菜鳥級别，老(lǎo)鳥級别，高(gāo)手(shǒu)級别三(sān)類(lèi)。
下(xià)面(miàn)的(de)內(nèi)容主(zhǔ)要(yào)介紹如(rú)何成(chéng)为(wèi)一(yī)个(gè)菜鳥。
2）熟悉三(sān)个(gè)經(jīng)典電(diàn)路(lù)描述并仿真(zhēn)。仿真(zhēn)其实不(bù)是(shì)很重(zhòng)要(yào)，我(wǒ)開(kāi)始学習壓根(gēn)沒(méi)学那(nà)个(gè)玩意(yì)兒，因(yīn)为(wèi)要(yào)是(shì)只(zhī)做接口(kǒu)那(nà)玩意(yì)兒沒(méi)啥用(yòng)。
直(zhí)接用(yòng) ChipSchop 抓抓數據(jù)更(gèng)快(kuài)。仿真(zhēn)是(shì)給(gěi)做算法，工程相对(duì)較大的(de)人(rén)用(yòng)的(de)。三(sān)个(gè)經(jīng)典電(diàn)路(lù)分(fēn)别是(shì)，分(fēn)頻器，計(jì)數器（可(kě)做一(yī)个(gè)时(shí)鐘(zhōng)），序列檢测器。
这(zhè)樣(yàng)你就(jiù)基本(běn)熟悉了(le)開(kāi)發(fà)环(huán)境了(le)。3）上(shàng)板卡(kǎ)跑一(yī)个(gè)燈(dēng)，熟悉一(yī)个(gè)板卡(kǎ)上(shàng)时(shí)鐘(zhōng)資源使用(yòng)，硬(yìng)件(jiàn)的(de)使用(yòng)原理。
4）知道(dào)了(le) FPGA 学習主(zhǔ)要(yào)不(bù)在(zài)于(yú)編程！壓根(gēn)沒(méi)有(yǒu)編程这(zhè)回(huí)事(shì)！！
Verilog 是(shì)硬(yìng)件(jiàn)描述語(yǔ)言！描述！！写代(dài)碼时(shí)腦子里(lǐ)必須有(yǒu)電(diàn)路(lù)图(tú)！！知道(dào) FPGA 主(zhǔ)要(yào)学的(de)是(shì)硬(yìng)件(jiàn)和(hé)算法！！软(ruǎn)件(jiàn)最(zuì)多(duō)能(néng)占 10％就(jiù)不(bù)錯了(le)！！
只(zhī)要(yào)你能(néng)完成(chéng)这(zhè)上(shàng)面(miàn)的(de)東(dōng)西(xī)，恭喜你進(jìn)入(rù)菜鳥行列，可(kě)以(yǐ)在(zài)别人(rén)設計(jì)好(hǎo) FPGA 方(fāng)案(àn)的(de)条(tiáo)件(jiàn)下(xià)完成(chéng)一(yī)些模块(kuài)的(de)設計(jì)了(le)。
其实華为(wèi)招聘員工，很多(duō)人(rén) FPGA 水(shuǐ)平一(yī)開(kāi)始都差不(bù)多(duō)这(zhè)麼(me)菜。
先(xiān)写一(yī)下(xià)老(lǎo)鳥需要(yào)会(huì)什麼(me)，以(yǐ)後(hòu)再答(dá)怎麼(me)做到(dào)。
1）FPGA 邏輯資源，特(tè)别是(shì)时(shí)鐘(zhōng)資源要(yào)非(fēi)常熟悉。
2）做算法的(de)必須熟悉 sysgen 的(de)使用(yòng)。说(shuō)的(de)容易了(le)，sysgen 画(huà)画(huà)图(tú)也(yě)沒(méi)那(nà)麼(me)容易哦，你要(yào)熟悉使用(yòng)各(gè)種(zhǒng)濾波(bō)器，理論知識要(yào)求起點(diǎn)就(jiù)不(bù)小。
3）充分(fēn)理解(jiě) FPGA 從上(shàng)而(ér)下(xià)的(de)設計(jì)原則，能(néng)够編写中(zhōng)等程度(dù)的(de) FPGA 詳细(xì)設計(jì)方(fāng)案(àn)。
4）熟悉时(shí)序优化(huà)，时(shí)序收(shōu)斂，區(qū)域約束(shù)等知識。并且能(néng)運用(yòng)到(dào)編程之中(zhōng)，解(jiě)決菜鳥们(men)解(jiě)決不(bù)了(le)的(de)“不(bù)科学”的(de)問(wèn)題(tí)。
说(shuō)白了(le)就(jiù)是(shì)会(huì)使用(yòng) planhead，以(yǐ)及(jí) ISE 中(zhōng)那(nà)些你還(huán)沒(méi)接觸过(guò)的(de)功能(néng)。一(yī)般菜鳥们(men) ISE 都只(zhī)会(huì)編程，默認的(de)編譯一(yī)下(xià)，然後(hòu)下(xià)载，ChipSchop 抓抓數看(kàn)看(kàn)。
5）能(néng)够熟悉 FPGA 常用(yòng)的(de)接口(kǒu)，不(bù)求都会(huì)編程，但是(shì)要(yào)知道(dào)他(tā)们(men)功能(néng)是(shì)什麼(me)。比如(rú) ADC，DAC，串口(kǒu)，EMIF 等等。并且熟悉 DSP 等 FPGA 周邊(biān)常用(yòng)芯片(piàn)工作原理。
6）熟悉硬(yìng)件(jiàn)設計(jì)，至(zhì)少(shǎo)要(yào)知道(dào) Bank 上(shàng) IO 規劃(huà)怎麼(me)好(hǎo)，全(quán)局(jú)时(shí)鐘(zhōng)，區(qū)域时(shí)鐘(zhōng)大致(zhì)怎麼(me)規劃(huà)等等。
7）信(xìn)号(hào)源，示波(bō)器，頻谱儀都要(yào)熟悉使用(yòng)吧！
等这(zhè)些都熟悉了(le)，差不(bù)多(duō)是(shì)老(lǎo)鳥了(le)。
http://old.mdy-edu.com/xmucjie/2023/0201/1865.html
需要(yào)了(le)解(jiě)相關(guān)信(xìn)息可(kě)以(yǐ)聯系(xì)：吴老(lǎo)师(shī)18022857217（微信(xìn)同(tóng)号(hào)）
