VHDL語(yǔ)言基本(běn)概念

什麼(me)是(shì)VHDL語(yǔ)言

·是(shì)Very high speed integration circuits HardwareDescription Language的(de)縮写;

·70年(nián)代(dài)和(hé)80年(nián)代(dài)初，由(yóu)美國(guó)國(guó)防部(bù)为(wèi)他(tā)们(men)的(de)超高(gāo)速集成(chéng)電(diàn)路(lù)VHSIC計(jì)劃(huà)提(tí)出(chū)的(de)硬(yìng)件(jiàn)描述語(yǔ)言;

·支持(chí)硬(yìng)件(jiàn)的(de)設計(jì)、綜合、验(yàn)證和(hé)测試;

·VHDL有(yǒu)嚴格、準确地(dì)語(yǔ)法規範定(dìng)義，是(shì)一(yī)个(gè)國(guó)際标(biāo)準，由(yóu)IEEE負責維護;

·VHDL語(yǔ)言的(de)所(suǒ)有(yǒu)定(dìng)義都是(shì)公開(kāi)的(de)。

VHDL語(yǔ)言的(de)两(liǎng)个(gè)基本(běn)工具

設計(jì)过(guò)程中(zhōng)的(de)每一(yī)步都可(kě)稱为(wèi)一(yī)个(gè)綜合环(huán)节(jié)
（1）從自(zì)然語(yǔ)言轉(zhuǎn)換到(dào)VHDL語(yǔ)言算法表(biǎo)示，即自(zì)然語(yǔ)言綜合；
（2）從算法表(biǎo)示轉(zhuǎn)換到(dào)寄存器傳輸級(Register TransportLevel，RTL)，即從行为(wèi)域到(dào)結構域的(de)綜合，即行为(wèi)綜合；

（3）RTL級表(biǎo)示轉(zhuǎn)換到(dào)邏輯門(mén)(包(bāo)括觸發(fà)器)的(de)表(biǎo)示，即邏輯綜合；
（4）從邏輯門(mén)表(biǎo)示轉(zhuǎn)換到(dào)版图(tú)表(biǎo)示(ASIC設計(jì))，或(huò)轉(zhuǎn)換到(dào)FPGA的(de)配置网(wǎng)表(biǎo)文(wén)件(jiàn)，可(kě)稱为(wèi)版图(tú)綜合或(huò)結構綜合。有(yǒu)了(le)版图(tú)信(xìn)息就(jiù)可(kě)以(yǐ)把芯片(piàn)生(shēng)産出(chū)来(lái)了(le)。有(yǒu)了(le)对(duì)應(yìng)的(de)配置文(wén)件(jiàn)，就(jiù)可(kě)以(yǐ)使对(duì)應(yìng)的(de)FPGA變(biàn)成(chéng)具有(yǒu)專門(mén)功能(néng)的(de)電(diàn)路(lù)器件(jiàn)。

VHDL語(yǔ)言基本(běn)概念

☑自(zì)底向(xiàng)上(shàng) (Bottom-up
☑從中(zhōng)間(jiān)開(kāi)始 (Middle-out)
所(suǒ)以(yǐ)VHDL即适用(yòng)于(yú)底层的(de)硬(yìng)件(jiàn)門(mén)級電(diàn)路(lù)的(de)描述也(yě)适用(yòng)于(yú)更(gèng)加抽象(xiàng)的(de)硬(yìng)件(jiàn)行为(wèi)或(huò)者(zhě)功能(néng)的(de)描述。

一(yī)个(gè)成(chéng)功的(de)、高(gāo)水(shuǐ)平的(de)電(diàn)路(lù)設計(jì)需要(yào)一(yī)種(zhǒng)描述語(yǔ)言，相關(guān)的(de)工具软(ruǎn)件(jiàn)和(hé)适當的(de)設計(jì)方(fāng)法。
VHDL就(jiù)是(shì)这(zhè)樣(yàng)的(de)一(yī)種(zhǒng)硬(yìng)件(jiàn)描述語(yǔ)言，您所(suǒ)要(yào)選擇的(de)只(zhī)是(shì)工具软(ruǎn)件(jiàn)和(hé)設計(jì)方(fāng)法而(ér)已。

VHDL的(de)优點(diǎn)

VHDL的(de)程序結構特(tè)點(diǎn)是(shì)将一(yī)項工程設計(jì)，或(huò)稱为(wèi)設計(jì)实體(tǐ) (可(kě)以(yǐ)是(shì)一(yī)个(gè)元(yuán)件(jiàn)，一(yī)个(gè)電(diàn)路(lù)模块(kuài)或(huò)一(yī)个(gè)系(xì)統)分(fēn)成(chéng)外(wài)部(bù) (或(huò)可(kě)稱为(wèi)部(bù)分(fēn)及(jí)端口(kǒu))和(hé)內(nèi)部(bù) (或(huò)稱不(bù)可(kě)視部(bù)分(fēn))，既涉及(jí)实體(tǐ)的(de)內(nèi)部(bù)功能(néng)和(hé)算法完成(chéng)部(bù)分(fēn)。在(zài)对(duì)一(yī)个(gè)設計(jì)实體(tǐ)定(dìng)義了(le)外(wài)部(bù)界面(miàn)後(hòu)，一(yī)旦其內(nèi)部(bù)開(kāi)發(fà)完成(chéng)後(hòu)，其他(tā)的(de)設計(jì)就(jiù)可(kě)以(yǐ)直(zhí)接調用(yòng)这(zhè)个(gè)实體(tǐ)。这(zhè)種(zhǒng)将設計(jì)实體(tǐ)分(fēn)成(chéng)內(nèi)外(wài)部(bù)分(fēn)的(de)概念是(shì)VHDL系(xì)統設計(jì)的(de)基本(běn)點(diǎn)。

1)與(yǔ)其他(tā)的(de)硬(yìng)件(jiàn)描述語(yǔ)言相比，VHDL具有(yǒu)更(gèng)強(qiáng)的(de)行为(wèi)描述能(néng)力，從而(ér)決定(dìng)了(le)他(tā)成(chéng)为(wèi)系(xì)統設計(jì)領域最(zuì)佳的(de)硬(yìng)件(jiàn)描述語(yǔ)言。強(qiáng)大的(de)行为(wèi)描述能(néng)力是(shì)避開(kāi)具體(tǐ)的(de)器件(jiàn)結構，從邏輯行为(wèi)上(shàng)描述和(hé)設計(jì)大規模電(diàn)子系(xì)統的(de)重(zhòng)要(yào)保證。
2)VHDL豐富的(de)仿真(zhēn)語(yǔ)句(jù)和(hé)庫函(hán)數，使得在(zài)任何大系(xì)統的(de)設計(jì)早(zǎo)期(qī)就(jiù)能(néng)查验(yàn)設計(jì)系(xì)統的(de)功能(néng)可(kě)行性(xìng)，随时(shí)可(kě)对(duì)設計(jì)進(jìn)行仿真(zhēn)模拟。

3)VHDL語(yǔ)的(de)行为(wèi)描述能(néng)力和(hé)程序結構決定(dìng)了(le)他(tā)具有(yǒu)支持(chí)大規模設計(jì)的(de)分(fēn)解(jiě)和(hé)已有(yǒu)設計(jì)的(de)再利用(yòng)功能(néng)。符合市(shì)场需求的(de)大規模系(xì)統高(gāo)效、高(gāo)速的(de)完成(chéng)必須有(yǒu)多(duō)人(rén)甚至(zhì)多(duō)个(gè)代(dài)發(fà)組共(gòng)同(tóng)并行工作才能(néng)实現(xiàn)。
4)对(duì)于(yú)用(yòng)VHDL完成(chéng)的(de)一(yī)个(gè)确定(dìng)的(de)設計(jì)，可(kě)以(yǐ)利用(yòng)EDA工具進(jìn)行邏輯綜合和(hé)优化(huà)，并自(zì)動(dòng)的(de)把VHDL描述設計(jì)轉(zhuǎn)變(biàn)成(chéng)門(mén)級网(wǎng)表(biǎo)。5)VHDL对(duì)設計(jì)的(de)描述具有(yǒu)相对(duì)独立性(xìng)，設計(jì)者(zhě)可(kě)以(yǐ)不(bù)懂硬(yìng)件(jiàn)的(de)結構，也(yě)不(bù)必管(guǎn)理最(zuì)終(zhōng)設計(jì)实現(xiàn)的(de)目标(biāo)器件(jiàn)是(shì)什麼(me)，而(ér)進(jìn)行独立的(de)設計(jì)。

温(wēn)馨提(tí)示：明(míng)德揚2023推出(chū)了(le)全(quán)新課程——
邏輯設計(jì)基本(běn)功修煉課，降低学習FPGA門(mén)檻的(de)同(tóng)时(shí)，增加了(le)学習的(de)趣味性(xìng)

http://old.mdy-edu.com/chanpinzhongxin/peixunkecheng/2023/0215/1889.html

（點(diǎn)擊→了(le)解(jiě)課程詳情(qíng)☝）

明(míng)德揚除了(le)培訓学習還(huán)有(yǒu)項目承接業务，擅长的(de)項目主(zhǔ)要(yào)包(bāo)括的(de)方(fāng)向(xiàng)有(yǒu)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)面(miàn)：

1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(kǒu)(IMX472 IMX492)
3. PCIE采集系(xì)統
4. 图(tú)像項目
5. 高(gāo)速多(duō)通(tòng)道(dào)ADDA系(xì)統
6. 基于(yú)FPGA板卡(kǎ)研發(fà)
7. 多(duō)通(tòng)道(dào)高(gāo)靈敏電(diàn)荷放(fàng)大器
8. 射頻前(qián)端

http://old.mdy-edu.com/xmucjie/2023/0201/1865.html

（點(diǎn)擊→了(le)解(jiě)項目承接業务詳情(qíng)☝）

需要(yào)了(le)解(jiě)相關(guān)信(xìn)息可(kě)以(yǐ)聯系(xì)：江老(lǎo)师(shī)18022859964（微信(xìn)同(tóng)号(hào)）