随着消費電(diàn)子、物(wù)聯网(wǎng)等領域的(de)不(bù)斷發(fà)展(zhǎn)，用(yòng)戶需求也(yě)越来(lái)越複雜和(hé)多(duō)樣(yàng)，因(yīn)此(cǐ)我(wǒ)们(men)在(zài)嵌入(rù)式系(xì)統設計(jì)中(zhōng)必須選擇合适的(de)处理器（SoC）系(xì)統，
當然我(wǒ)们(men)也(yě)需要(yào)考慮成(chéng)本(běn)、功耗、性(xìng)能(néng)、I/O資源等方(fāng)面(miàn)，但是(shì)随着实踐案(àn)例的(de)增多(duō)FPGA越来(lái)越成(chéng)为(wèi)嵌入(rù)式系(xì)統設計(jì)的(de)主(zhǔ)流選擇。
Xilinx作为(wèi)可(kě)編程邏輯器件(jiàn)（FPGA）的(de)行業領導者(zhě)提(tí)供了(le)豐富的(de)器件(jiàn)和(hé)簡捷的(de)開(kāi)發(fà)工具，下(xià)面(miàn)從以(yǐ)下(xià)幾(jǐ)方(fāng)面(miàn)向(xiàng)大家(jiā)介紹：
FPGA/SoC：最(zuì)早(zǎo)我(wǒ)们(men)都采用(yòng)的(de)是(shì)純FPGA設計(jì)，利用(yòng)FPGA的(de)資源实現(xiàn)软(ruǎn)核处理器比如(rú)Microblaze、Picoblaze等，現(xiàn)在(zài)Xilinx推出(chū)了(le)Zynq SoC和(hé)ZynqUltraScale+ MPSoC系(xì)列，它(tā)们(men)集成(chéng)的(de)是(shì)硬(yìng)核处理器（双(shuāng)核ARM Cortex-A9 CPU或(huò)者(zhě)Quad-A53+Dual-R5 GPU），这(zhè)不(bù)僅带(dài)来(lái)了(le)性(xìng)能(néng)、功耗、性(xìng)價比方(fāng)面(miàn)的(de)改進(jìn)，同(tóng)时(shí)也(yě)減小的(de)PCB尺寸(cùn)；
功耗：Xilinx Zynq UltraScale+ MPSoC系(xì)列在(zài)之前(qián)純FPGA器件(jiàn)的(de)基礎上(shàng)的(de)确進(jìn)行了(le)非(fēi)常大的(de)改進(jìn)，它(tā)支持(chí)多(duō)種(zhǒng)電(diàn)源模式：Full-Power模式；Low-Power模式；Sleep模式，DRAM暫停；Power-Off模式，提(tí)供豐富靈活的(de)電(diàn)源管(guǎn)理方(fāng)案(àn)，在(zài)性(xìng)能(néng)和(hé)功耗两(liǎng)者(zhě)之間(jiān)靈活的(de)切(qiè)換；
模拟量(liàng)处理：早(zǎo)在(zài)Virtex系(xì)列上(shàng)就(jiù)集成(chéng)了(le)ADC功能(néng)，但是(shì)这(zhè)只(zhī)限于(yú)監测器件(jiàn)內(nèi)部(bù)的(de)模拟量(liàng)，比如(rú)電(diàn)壓、温(wēn)度(dù)等。之後(hòu)再7系(xì)列上(shàng)集成(chéng)了(le)两(liǎng)个(gè)1Msamples/sec@12-bits ADC模块(kuài)，支持(chí)內(nèi)部(bù)和(hé)外(wài)部(bù)模拟量(liàng)的(de)采集，ZynqUltraScale+ RFSoC則集成(chéng)了(le)更(gèng)高(gāo)性(xìng)能(néng)的(de)ADCs/DACs模块(kuài)：4Gsamples/sec@12 bits ADCs / 6.5Gsamples/sec@14 bits DACs，可(kě)應(yìng)用(yòng)于(yú)15G、雷(léi)达(dá)等領域。
安(ān)全(quán)方(fāng)面(miàn)：我(wǒ)们(men)都知道(dào)FPGA的(de)啟動(dòng)文(wén)件(jiàn)时(shí)比特(tè)流（bitstream）形式，Xilinx Zynq-7000 SoC和(hé)Zynq UltraScale+ MPSoC都支持(chí)加密的(de)比特(tè)流，加载到(dào)处理器後(hòu)進(jìn)行安(ān)全(quán)解(jiě)密啟動(dòng)。
開(kāi)發(fà)工具：对(duì)于(yú)工程师(shī)来(lái)講最(zuì)重(zhòng)要(yào)的(de)還(huán)是(shì)開(kāi)發(fà)工具，好(hǎo)用(yòng)的(de)開(kāi)發(fà)工具可(kě)以(yǐ)事(shì)半功倍。與(yǔ)Xilinx Zynq 7000系(xì)列同(tóng)时(shí)推出(chū)的(de)Vivado工具集成(chéng)了(le)豐富的(de)功能(néng)：IP integrator（IPI）是(shì)一(yī)款图(tú)形化(huà)的(de)IP設計(jì)插件(jiàn)；HLS（HighLevel Synthesis，高(gāo)层次(cì)綜合）支持(chí)工程师(shī)使用(yòng)C/C++語(yǔ)言生(shēng)成(chéng)HDL功能(néng)代(dài)碼。此(cǐ)外(wài)SDSoC則是(shì)一(yī)个(gè)完整的(de)系(xì)統、软(ruǎn)件(jiàn)和(hé)硬(yìng)件(jiàn)設計(jì)工具，支持(chí)完全(quán)采用(yòng)C/C++語(yǔ)言实現(xiàn)嵌入(rù)式系(xì)統软(ruǎn)硬(yìng)件(jiàn)功能(néng)開(kāi)發(fà)，SDAccel則是(shì)一(yī)款基于(yú)OpenCL開(kāi)發(fà)框架的(de)設計(jì)工具。
由(yóu)此(cǐ)可(kě)見(jiàn)FPGA/SoC供應(yìng)商已經(jīng)花費大量(liàng)的(de)精力来(lái)优化(huà)器件(jiàn)并且完善開(kāi)發(fà)工具，使它(tā)们(men)更(gèng)易于(yú)應(yìng)用(yòng)到(dào)嵌入(rù)式系(xì)統設計(jì)中(zhōng)，同(tóng)时(shí)我(wǒ)们(men)的(de)学習过(guò)程也(yě)会(huì)比过(guò)去(qù)更(gèng)容易，在(zài)不(bù)遠(yuǎn)的(de)将来(lái)FPGA/SoC将会(huì)獲得更(gèng)廣泛的(de)應(yìng)用(yòng)。
温(wēn)馨提(tí)示：明(míng)德揚2023推出(chū)了(le)全(quán)新課程——
邏輯設計(jì)基本(běn)功修煉課，降低学習FPGA門(mén)檻的(de)同(tóng)时(shí)，增加了(le)学習的(de)趣味性(xìng)
http://old.mdy-edu.com/chanpinzhongxin/peixunkecheng/2023/0215/1889.html
（點(diǎn)擊→了(le)解(jiě)課程詳情(qíng)☝）
明(míng)德揚除了(le)培訓学習還(huán)有(yǒu)項目承接業务，擅长的(de)項目主(zhǔ)要(yào)包(bāo)括的(de)方(fāng)向(xiàng)有(yǒu)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)面(miàn)：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(kǒu)(IMX472 IMX492)
3. PCIE采集系(xì)統
4. 图(tú)像項目
5. 高(gāo)速多(duō)通(tòng)道(dào)ADDA系(xì)統
6. 基于(yú)FPGA板卡(kǎ)研發(fà)
7. 多(duō)通(tòng)道(dào)高(gāo)靈敏電(diàn)荷放(fàng)大器
8. 射頻前(qián)端
http://old.mdy-edu.com/xmucjie/2023/0201/1865.html
（點(diǎn)擊→了(le)解(jiě)項目承接業务詳情(qíng)☝）
需要(yào)了(le)解(jiě)相關(guān)信(xìn)息可(kě)以(yǐ)聯系(xì)：江老(lǎo)师(shī)18022859964（微信(xìn)同(tóng)号(hào)）
