明(míng)德揚潘老(lǎo)师(shī)講解(jiě)的(de)笔(bǐ)試面(miàn)試題(tí)，曆年(nián)来(lái)的(de)笔(bǐ)試題(tí)都有(yǒu)講解(jiě)，要(yào)找(zhǎo)工作的(de)收(shōu)起来(lái)
建議先(xiān)下(xià)载題(tí)目文(wén)件(jiàn)進(jìn)行做題(tí)，而(ér)後(hòu)看(kàn)答(dá)案(àn)講解(jiě)視頻哈！
一(yī)、題(tí)目文(wén)件(jiàn)：
二(èr)、逐題(tí)詳细(xì)講解(jiě)：
第(dì)一(yī)題(tí)：
Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary to grey code? [AMD 2008]
第(dì)二(èr)題(tí)：
怎樣(yàng)将一(yī)个(gè) single-bit 信(xìn)号(hào)從快(kuài)时(shí)鐘(zhōng)域送到(dào)慢(màn)时(shí)鐘(zhōng)域，或(huò)慢(màn)送到(dào)快(kuài)？Multi-bit 信(xìn)号(hào)呢？[AMD 2008]
第(dì)三(sān)題(tí)：
設計(jì)一(yī)个(gè)計(jì)算連(lián)續 Leading Zeros 个(gè)數的(de)電(diàn)路(lù)。輸入(rù) 8-bit，輸出(chū) 4-bit。[AMD 2008]
第(dì)四(sì)題(tí)：
出(chū)下(xià)面(miàn)两(liǎng)个(gè)狀态機(jī)的(de)邏輯綜合图(tú)，并说(shuō)明(míng)两(liǎng)種(zhǒng)写法的(de)优缺點(diǎn)！[凹凸 2008]
第(dì)五(wǔ)題(tí)：設計(jì)地(dì)址生(shēng)成(chéng)器。[nVidia 2008]
要(yào)求依次(cì)輸出(chū)以(yǐ)下(xià)序列：
0,8,2,10,4,12,6,14,1,9,3,11,5,13,7,15,
16,24,18,26,.................................,31,
32,40,34,42,.................................,47,
48,56,50,58,.................................,63,
64,72,66,76,.................................,79
第(dì)六(liù)題(tí)：
假設存在(zài) positive clock skew 为(wèi) 10ns，問(wèn)最(zuì)高(gāo)電(diàn)路(lù)頻率。[SIRF 2008]
能(néng)容忍的(de)最(zuì)大 positive clock skew
能(néng)容忍的(de)最(zuì)大 negative clock skew
positive clock skew：DFF2 的(de) clock 比 DFF1 的(de)来(lái)的(de)晚(wǎn)
negative clock skew：DFF2 的(de) clock 比 DFF1 的(de)来(lái)的(de)早(zǎo)
Tsetup=1ns Thold=1ns Tclk->q=1ns
（點(diǎn)我(wǒ)观看(kàn)解(jiě)題(tí)思(sī)路(lù)）
第(dì)七(qī)題(tí)：
阻塞賦值和(hé)非(fēi)阻塞賦值的(de)區(qū)别[Trident]
第(dì)八(bā)題(tí)：
化(huà)簡代(dài)碼使硬(yìng)件(jiàn)盡可(kě)能(néng)少(shǎo)[Trident]
第(dì)九題(tí)：
2進(jìn)制的(de) 1101.101 變(biàn)成(chéng)十(shí)進(jìn)制是(shì)多(duō)少(shǎo)？[Trident]
第(dì)十(shí)題(tí)：
下(xià)面(miàn)哪種(zhǒng)写法会(huì)産生(shēng) latch？为(wèi)什麼(me)？[SIRF 2008]
第(dì)十(shí)一(yī)題(tí)：
從仿真(zhēn)的(de)角(jiǎo)度(dù)設計(jì)测試 32(bit)*32(bit)的(de)乘法器能(néng)否正(zhèng)常工作的(de)过(guò)程？
第(dì)十(shí)二(èr)題(tí)：
從仿真(zhēn)的(de)角(jiǎo)度(dù)設計(jì)测試 1024-depth 的(de) SRAM 能(néng)否正(zhèng)常工作的(de)步驟或(huò)过(guò)程，功能(néng)：有(yǒu) 10 位的(de)读(dú)写指針(zhēn)，并且读(dú)操作與(yǔ)写操作可(kě)以(yǐ)同(tóng)时(shí)進(jìn)行，負責读(dú)和(hé)写的(de)部(bù)分(fēn)由(yóu)一(yī)个(gè)控制器控制。
第(dì)十(shí)三(sān)題(tí)：
報文(wén)替換 ID 的(de)功能(néng)
第(dì)十(shí)四(sì)題(tí)：
flip-flop 和(hé) latch 的(de)區(qū)别，rtl 中(zhōng) latch 是(shì)如(rú)何産生(shēng)的(de)[SIRF 2008]
第(dì)十(shí)五(wǔ)題(tí)：
多(duō)时(shí)鐘(zhōng)域設計(jì)中(zhōng)，如(rú)何处理跨时(shí)鐘(zhōng)域信(xìn)号(hào)？[SIRF 2008]
第(dì)十(shí)六(liù)題(tí)：
鎖存器比寄存器省(shěng)面(miàn)積，但为(wèi)什麼(me)在(zài) IC 設計(jì)中(zhōng)通(tòng)常使用(yòng)寄存器？[SIRF 2008]
第(dì)十(shí)七(qī)題(tí)：
用(yòng)verilog/vhdl写一(yī)个(gè)fifo控制器(包(bāo)括空，滿，半滿信(xìn)号(hào))。（飛利浦－大唐笔(bǐ)試）
reg[N-1:0] memory[0:M－1]; 定(dìng)義FIFO为(wèi)N位字(zì)长容量(liàng)M
第(dì)十(shí)八(bā)題(tí)：
FPGA 的(de)片(piàn)上(shàng)RAM 資源，可(kě)以(yǐ)在(zài)設計(jì)中(zhōng)如(rú)下(xià)哪些應(yìng)用(yòng)？ a、ShiftRegister b、ROM
c、RAM d、FIFO
第(dì)十(shí)九題(tí)：
下(xià)列哪些屬于(yú)时(shí)鐘(zhōng)約束(shù)？
a、set_false_path b、set_input_path
c、set_max_delay d、set_multicycle path
第(dì)二(èr)十(shí)題(tí)：
FPGA可(kě)以(yǐ)有(yǒu)哪些工藝？
a、SDRAM b、SRAM c、EEPOM b、DDR e、FLASH
第(dì)二(èr)十(shí)一(yī)題(tí)：
下(xià)列哪些是(shì)FPGA片(piàn)內(nèi)資源？
a、RAM b、LUT c、DSP d、SDRAM
第(dì)二(èr)十(shí)二(èr)題(tí)：
下(xià)列哪些選項是(shì)FPGA設計(jì)中(zhōng)必須的(de)設計(jì)約束(shù)？
a、管(guǎn)脚約束(shù) b、跨时(shí)鐘(zhōng)域約束(shù)
c、时(shí)鐘(zhōng)周期(qī)約束(shù) d、片(piàn)上(shàng)RAM位置約束(shù)
第(dì)二(èr)十(shí)三(sān)題(tí)：
判斷：FPGA中(zhōng)，需要(yào)一(yī)个(gè)1MByte的(de)存儲空間(jiān)，用(yòng)片(piàn)上(shàng)RAM实現(xiàn)即可(kě)。
第(dì)二(èr)十(shí)四(sì)題(tí)：
判斷：Latch 和(hé)Register 的(de)結構是(shì)不(bù)同(tóng)的(de)，Latch 是(shì)電(diàn)位控制器件(jiàn)，Register是(shì)时(shí)序控制器件(jiàn)。
第(dì)二(èr)十(shí)五(wǔ)題(tí)：
判斷：FPGA設計(jì)中(zhōng)，訪問(wèn)FLASH的(de)速度(dù)比DDR快(kuài).
第(dì)二(èr)十(shí)六(liù)題(tí)：
闡述以(yǐ)下(xià)數字(zì)電(diàn)路(lù)中(zhōng)时(shí)鐘(zhōng)屬性(xìng)：(1) Jitter ：时(shí)鐘(zhōng)抖動(dòng) (2) clock_skew ：时(shí)鐘(zhōng)偏移。問(wèn)題(tí)：这(zhè)两(liǎng)个(gè)不(bù)同(tóng)吗？
（點(diǎn)我(wǒ)观看(kàn)第(dì)十(shí)八(bā)-二(èr)十(shí)六(liù)題(tí)解(jiě)題(tí)思(sī)路(lù)）
温(wēn)馨提(tí)示：明(míng)德揚2023推出(chū)了(le)全(quán)新課程——邏輯設計(jì)基本(běn)功修煉課，降低学習FPGA門(mén)檻的(de)同(tóng)时(shí)，增加了(le)学習的(de)趣味性(xìng)，并組織了(le)考試赢積分(fēn)活動(dòng)
http://www.minyingyiyuan.com/ffkc/415.html
（點(diǎn)擊→了(le)解(jiě)課程詳情(qíng)☝）感(gǎn)興趣請聯系(xì)易老(lǎo)师(shī)：13112063618（微信(xìn)同(tóng)步）
明(míng)德揚除了(le)培訓学習還(huán)有(yǒu)項目承接業务，擅长的(de)項目主(zhǔ)要(yào)包(bāo)括的(de)方(fāng)向(xiàng)有(yǒu)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)面(miàn)：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(kǒu)(IMX472 IMX492)
3. PCIE采集系(xì)統
4. 图(tú)像項目
5. 高(gāo)速多(duō)通(tòng)道(dào)ADDA系(xì)統
6. 基于(yú)FPGA板卡(kǎ)研發(fà)
7. 多(duō)通(tòng)道(dào)高(gāo)靈敏電(diàn)荷放(fàng)大器
8. 射頻前(qián)端
需要(yào)了(le)解(jiě)相關(guān)信(xìn)息可(kě)以(yǐ)聯系(xì)：易老(lǎo)师(shī)13112063618（微信(xìn)同(tóng)号(hào)）
本(běn)文(wén)TAG：
