明(míng)德揚 · 为(wèi)國(guó)育芯才

本(běn)文(wén)为(wèi)明(míng)德揚原創文(wén)章(zhāng)，轉(zhuǎn)载請注明(míng)出(chū)处！

1.1 總(zǒng)體(tǐ)設計(jì)

1.1.1 概述

液晶顯示器是(shì)一(yī)-種(zhǒng)通(tòng)过(guò)液晶和(hé)色(sè)彩过(guò)濾器过(guò)濾光(guāng)源，在(zài)平面(miàn)面(miàn)板上(shàng)産生(shēng)图(tú)像的(de)數字(zì)顯示器。LCD 的(de)構造是(shì)在(zài)两(liǎng)片(piàn)平行的(de)玻璃基板當中(zhōng)放(fàng)置液晶盒，下(xià)基板玻璃上(shàng)設置薄膜晶體(tǐ)管(guǎn),.上(shàng)基板玻璃上(shàng)設置彩色(sè)濾光(guāng)片(piàn)，通(tòng)过(guò)薄膜晶體(tǐ)管(guǎn)上(shàng)的(de)信(xìn)号(hào)與(yǔ)電(diàn)壓改變(biàn)来(lái)控制液晶分(fēn)子的(de)轉(zhuǎn)動(dòng)方(fāng)向(xiàng)，從而(ér)达(dá)到(dào)控制每个(gè)像素點(diǎn)偏振光(guāng)出(chū)射與(yǔ)否而(ér)达(dá)到(dào)顯示目的(de)。與(yǔ)傳統的(de)陰极(jí)射線(xiàn)管(guǎn)相比，LCD具有(yǒu)占用(yòng)空間(jiān)小，低功耗，低輻射，无閃爍，降低視覺疲勞等优點(diǎn)。現(xiàn)在(zài)LCD已漸替代(dài)CRT成(chéng)为(wèi)主(zhǔ)流，價格也(yě)已經(jīng)下(xià)降了(le)很多(duō)，并已充分(fēn)的(de)普及(jí)。

1.1.2 設計(jì)目标(biāo)

在(zài)7寸(cùn)LCD顯示屏上(shàng)实現(xiàn)图(tú)片(piàn)顯示。

其中(zhōng)，在(zài)顯示屏左(zuǒ)上(shàng)角(jiǎo)顯示明(míng)德揚的(de)LOGO图(tú)标(biāo)，在(zài)顯示屏的(de)中(zhōng)間(jiān)居中(zhōng)顯示字(zì)母“E”。

1.1.3 系(xì)統結構框图(tú)

系(xì)統結構框图(tú)如(rú)下(xià)所(suǒ)示：

图(tú)一(yī)

1.1.4模块(kuài)功能(néng)
PLL模块(kuài)实現(xiàn)功能(néng)

1.将輸入(rù)的(de)50MHz时(shí)鐘(zhōng)分(fēn)頻輸出(chū)40MHz时(shí)鐘(zhōng)。

ROM模块(kuài)实現(xiàn)功能(néng)

1.FPGA_rom存儲明(míng)德揚LOGO的(de)图(tú)像數據(jù)；

2.e_rom存儲字(zì)母“E”的(de)图(tú)像數據(jù)。

LCD驅動(dòng)模块(kuài)实現(xiàn)功能(néng)

1、産生(shēng)驅動(dòng)LCD屏顯示的(de)时(shí)序

2、读(dú)取(qǔ)ROM里(lǐ)存儲的(de)數據(jù)并輸出(chū)顯示

1.1.5頂层信(xìn)号(hào)

1.1.6參考代(dài)碼

a. 

module top_mdyLcdPicOverlay(

b. 

c. 

    clk       ,

d. 

e. 

    rst_n     ,

f. 

g. 

    hys       ,

h. 

i. 

    vys       ,

j. 

k. 

    lcd_de    ,

l. 

m. 

    lcd_rgb   ,

n. 

o. 

    lcd_dclk

p. 

q. 

    );

r. 

s. 

t. 

u. 

    parameter   PICTURE_W = 24  ;

v. 

w. 

x. 

y. 

    input                   clk         ;

z. 

aa. 

    input                   rst_n       ;

ab. 

ac. 

    output                  hys         ;

ad. 

ae. 

    output                  vys         ;

af. 

ag. 

    output                  lcd_de      ;

ah. 

ai. 

    output  [PICTURE_W-1:0] lcd_rgb     ;

aj. 

ak. 

    output                  lcd_dclk    ;

al. 

am. 

an. 

ao. 

ap. 

aq. 

    wire                     clk_0      ;

ar. 

as. 

at. 

au. 

    wire                     hys        ;

av. 

aw. 

    wire                     vys        ;

ax. 

ay. 

    wire                     lcd_de     ;

az. 

ba. 

    wire   [PICTURE_W-1:0]   lcd_rgb    ;

bb. 

bc. 

    wire                     lcd_dclk   ;

bd. 

be. 

bf. 

bg. 

bh. 

bi. 

//40MHz

bj. 

bk. 

pll_40m u_pll_40m(

bl. 

bm. 

            .areset     (~rst_n ),

bn. 

bo. 

        .inclk0     (clk    ),

bp. 

bq. 

            .c0         (clk_0  )

br. 

bs. 

    );

bt. 

bu. 

bv. 

bw. 

bx. 

by. 

lcd_driver  u2(

bz. 

ca. 

   .clk          (clk_0       ),//40MHz

cb. 

cc. 

   .rst_n        (rst_n       ),

cd. 

ce. 

cf. 

cg. 

   .hys          (hys         ),  

ch. 

ci. 

   .vys          (vys         ),  

cj. 

ck. 

   .lcd_de       (lcd_de      ),                  

cl. 

cm. 

   .lcd_rgb      (lcd_rgb     ),

cn. 

co. 

   .lcd_dclk     (lcd_dclk    )

cp. 

cq. 

    );

cr. 

cs. 

ct. 

cu. 

endmodule

cv. 

複制代(dài)碼

1.2 PLL模块(kuài)設計(jì)

1.2.1接口(kǒu)信(xìn)号(hào)

下(xià)面(miàn)为(wèi)PLL的(de)接口(kǒu)信(xìn)号(hào)：

1.2.2 設計(jì)思(sī)路(lù)

本(běn)模块(kuài)主(zhǔ)要(yào)用(yòng)于(yú)産生(shēng)LCD驅動(dòng)时(shí)序所(suǒ)需要(yào)的(de)时(shí)鐘(zhōng)，關(guān)于(yú)PLL的(de)使用(yòng)詳细(xì)介紹請看(kàn)下(xià)方(fāng)鍊(liàn)接：

http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=322&fromuid=100105

1.3 ROM模块(kuài)設計(jì)
1.3.1接口(kǒu)信(xìn)号(hào)

1.3.2設計(jì)思(sī)路(lù)

本(běn)模块(kuài)主(zhǔ)要(yào)用(yòng)于(yú)存儲需要(yào)顯示的(de)图(tú)像數據(jù)，關(guān)于(yú)ROM的(de)使用(yòng)詳细(xì)介紹請查看(kàn)IP核右(yòu)上(shàng)角(jiǎo)數據(jù)手(shǒu)册“Documentation”。

1.4 LCD驅動(dòng)模块(kuài)設計(jì)
1.4.1接口(kǒu)信(xìn)号(hào)

1.4.2設計(jì)思(sī)路(lù)

産生(shēng)驅動(dòng)LCD顯示的(de)行场时(shí)序信(xìn)号(hào)，其計(jì)數器架構如(rú)下(xià)图(tú)所(suǒ)示：

行計(jì)數器h_cnt：該計(jì)數器用(yòng)来(lái)計(jì)算行同(tóng)步信(xìn)号(hào)的(de)幀长。加一(yī)条(tiáo)件(jiàn)为(wèi)1，表(biǎo)示一(yī)直(zhí)在(zài)計(jì)數。結束(shù)条(tiáo)件(jiàn)为(wèi)數1056个(gè)，也(yě)就(jiù)是(shì)一(yī)行有(yǒu)1056个(gè)像素。

场計(jì)數器v_cnt：該計(jì)數器用(yòng)来(lái)計(jì)算场同(tóng)步信(xìn)号(hào)的(de)幀长。加一(yī)条(tiáo)件(jiàn)为(wèi)end_h_cnt，即行計(jì)數器的(de)計(jì)數器的(de)結束(shù)条(tiáo)件(jiàn)，表(biǎo)示每計(jì)數完一(yī)行像素就(jiù)加一(yī)。結束(shù)条(tiáo)件(jiàn)为(wèi)數525个(gè)，也(yě)就(jiù)是(shì)一(yī)共(gòng)有(yǒu)525行像素。

其中(zhōng)，在(zài)從存儲图(tú)像“E”的(de)ROM里(lǐ)读(dú)取(qǔ)數據(jù)的(de)时(shí)候，有(yǒu)一(yī)个(gè)操作就(jiù)是(shì)读(dú)取(qǔ)的(de)地(dì)址從第(dì)8位開(kāi)始，也(yě)就(jiù)是(shì)说(shuō)18位數據(jù)地(dì)址，低三(sān)位不(bù)读(dú)，读(dú)取(qǔ)的(de)是(shì)e_rom_addr[16:3]。有(yǒu)这(zhè)樣(yàng)一(yī)个(gè)操作的(de)話(huà)就(jiù)能(néng)实現(xiàn)对(duì)存儲的(de)图(tú)像進(jìn)行8倍的(de)放(fàng)大顯示。

1.4.3參考代(dài)碼

a. 

module lcd_driver(

b. 

c. 

    clk          ,//40MHz

d. 

e. 

    rst_n        ,

f. 

g. 

h. 

i. 

    hys          ,

j. 

k. 

    vys          ,

l. 

m. 

    lcd_de       ,  

n. 

o. 

    lcd_rgb      ,

p. 

q. 

    lcd_dclk   

r. 

s. 

);

t. 

u. 

v. 

w. 

   input                    clk             ;

x. 

y. 

   input                    rst_n           ;

z. 

aa. 

ab. 

ac. 

   output                   hys             ;

ad. 

ae. 

   output                   vys             ;

af. 

ag. 

   output                   lcd_de          ;

ah. 

ai. 

   output [23:0]            lcd_rgb         ;

aj. 

ak. 

   output                   lcd_dclk        ;

al. 

am. 

an. 

ao. 

   reg                      hys             ;

ap. 

aq. 

   reg                      vys             ;

ar. 

as. 

   reg                      lcd_de          ;

at. 

au. 

   reg    [23:0]            lcd_rgb         ;

av. 

aw. 

   wire                     lcd_dclk        ;

ax. 

ay. 

az. 

ba. 

   //1056

bb. 

bc. 

   parameter         THPW      = 20         ;   

bd. 

be. 

   parameter         THB       = 46         ;   

bf. 

bg. 

   parameter         THD       = 800        ;   

bh. 

bi. 

   parameter         THFP      = 210        ;   

bj. 

bk. 

bl. 

bm. 

   //525

bn. 

bo. 

   parameter         TVPW      = 10         ;   

bp. 

bq. 

   parameter         TVB       = 23         ;   

br. 

bs. 

   parameter         TVD       = 480        ;   

bt. 

bu. 

   parameter         TVFP      = 22         ;   

bv. 

bw. 

bx. 

by. 

   parameter       HDE_CENTRE  = THD/2      ;//400

bz. 

ca. 

   parameter       VDE_CENTRE  = TVD/2      ;//240

cb. 

cc. 

cd. 

ce. 

   parameter       LOGO_X0     = (0   + (THB-1))         ;   

cf. 

cg. 

   parameter       LOGO_X1     = (120 + (THB-1))         ;   

ch. 

ci. 

   parameter       LOGO_Y0     = (0   + (TVB-1))         ;   

cj. 

ck. 

   parameter       LOGO_Y1     = (55  + (TVB-1))         ;  

cl. 

cm. 

cn. 

co. 

   parameter         E_X0      = ((HDE_CENTRE-200) + (THB-1))        ;   

cp. 

cq. 

   parameter         E_X1      = ((HDE_CENTRE+200) + (THB-1))        ;   

cr. 

cs. 

   parameter         E_Y0      = ((VDE_CENTRE-150) + (TVB-1))        ;   

ct. 

cu. 

   parameter         E_Y1      = ((VDE_CENTRE+150) + (TVB-1))        ;   

cv. 

cw. 

cx. 

cy. 

   reg   [ 10:0]            h_cnt           ;

cz. 

da. 

   wire                     add_h_cnt       ;

db. 

dc. 

   wire                     end_h_cnt       ;

dd. 

de. 

   reg   [ 9:0]             v_cnt           ;

df. 

dg. 

   wire                     add_v_cnt       ;

dh. 

di. 

   wire                     end_v_cnt       ;

dj. 

dk. 

dl. 

dm. 

dn. 

do. 

   wire                     active_area     ;

dp. 

dq. 

   reg                      logo_rom_area        ;

dr. 

ds. 

   reg      [15:0]          logo_rom_addr        ;

dt. 

du. 

   wire     [7:0]           logo_rom_data        ;

dv. 

dw. 

   reg                      e_rom_area        ;

dx. 

dy. 

   reg      [17:0]          e_rom_addr        ;

dz. 

ea. 

   wire     [7:0]           e_rom_data        ;

eb. 

ec. 

   reg      [2:0]           e_rom_addr_low    ;

ed. 

ee. 

   reg                      e_sel             ;

ef. 

eg. 

eh. 

ei. 

ej. 

ek. 

el. 

em. 

always @(posedge clk or negedge rst_n) begin

en. 

eo. 

    if (rst_n==0) begin

ep. 

eq. 

        h_cnt <= 0;

er. 

es. 

    end

et. 

eu. 

    else if(add_h_cnt) begin

ev. 

ew. 

        if(end_h_cnt)

ex. 

ey. 

            h_cnt <= 0;

ez. 

fa. 

        else

fb. 

fc. 

            h_cnt <= h_cnt+1 ;

fd. 

fe. 

   end

ff. 

fg. 

end

fh. 

fi. 

assign add_h_cnt = 1;

fj. 

fk. 

assign end_h_cnt = add_h_cnt  && h_cnt == (THB + THD + THFP)-1 ;

fl. 

fm. 

fn. 

fo. 

fp. 

fq. 

fr. 

fs. 

always @(posedge clk or negedge rst_n) begin

ft. 

fu. 

    if (rst_n==0) begin

fv. 

fw. 

        v_cnt <= 0;

fx. 

fy. 

    end

fz. 

ga. 

    else if(add_v_cnt) begin

gb. 

gc. 

        if(end_v_cnt)

gd. 

ge. 

            v_cnt <= 0;

gf. 

gg. 

        else

gh. 

gi. 

            v_cnt <= v_cnt+1 ;

gj. 

gk. 

   end

gl. 

gm. 

end

gn. 

go. 

assign add_v_cnt = end_h_cnt;

gp. 

gq. 

assign end_v_cnt = add_v_cnt  && v_cnt == (TVB + TVD + TVFP)-1 ;

gr. 

gs. 

gt. 

gu. 

/*******************************************************/

gv. 

gw. 

    //dclk

gx. 

gy. 

    assign lcd_dclk = clk;

gz. 

ha. 

hb. 

hc. 

    //hsync

hd. 

he. 

    always  @(posedge clk or negedge rst_n)begin

hf. 

hg. 

        if(rst_n==1'b0)begin

hh. 

hi. 

            hys <= 0;

hj. 

hk. 

        end

hl. 

hm. 

        else if(add_h_cnt && h_cnt==THPW-1)begin

hn. 

ho. 

            hys <= 1;

hp. 

hq. 

        end

hr. 

hs. 

        else if(end_h_cnt)begin

ht. 

hu. 

            hys <= 0;

hv. 

hw. 

        end

hx. 

hy. 

    end

hz. 

ia. 

ib. 

ic. 

id. 

ie. 

    //vsync

if. 

ig. 

    always  @(posedge clk or negedge rst_n)begin

ih. 

ii. 

        if(rst_n==1'b0)begin

ij. 

ik. 

            vys <= 0;

il. 

im. 

        end

in. 

io. 

        else if(add_v_cnt && v_cnt==TVPW-1)begin

ip. 

iq. 

            vys <= 1;

ir. 

is. 

        end

it. 

iu. 

        else if(end_v_cnt)begin

iv. 

iw. 

            vys <= 0;

ix. 

iy. 

        end

iz. 

ja. 

    end

jb. 

jc. 

jd. 

je. 

jf. 

jg. 

    //lcd_de

jh. 

ji. 

    always  @(posedge clk or negedge rst_n)begin

jj. 

jk. 

        if(rst_n==1'b0)begin

jl. 

jm. 

            lcd_de <= 0;

jn. 

jo. 

        end

jp. 

jq. 

        else if(active_area)begin

jr. 

js. 

            lcd_de <= 1;

jt. 

ju. 

        end

jv. 

jw. 

        else begin

jx. 

jy. 

            lcd_de <= 0;

jz. 

ka. 

        end

kb. 

kc. 

    end

kd. 

ke. 

kf. 

kg. 

kh. 

ki. 

/********************************************************************/   

kj. 

kk. 

kl. 

km. 

kn. 

ko. 

kp. 

kq. 

assign active_area = h_cnt>=(THB-1) && h_cnt<(THB+THD-1) && v_cnt>=(TVB-1) && v_cnt<(TVB+TVD-1);

kr. 

ks. 

kt. 

ku. 

kv. 

kw. 

always  @(*)begin

kx. 

ky. 

    logo_rom_area = h_cnt >=LOGO_X0 && h_cnt < LOGO_X1 && v_cnt >= LOGO_Y0 && v_cnt < LOGO_Y1;

kz. 

la. 

end

lb. 

lc. 

ld. 

le. 

always  @(*)begin

lf. 

lg. 

    e_rom_area = h_cnt >=E_X0 && h_cnt < E_X1 && v_cnt >= E_Y0 && v_cnt < E_Y1;

lh. 

li. 

end

lj. 

lk. 

ll. 

lm. 

ln. 

lo. 

lp. 

lq. 

always  @(posedge clk or negedge rst_n)begin

lr. 

ls. 

    if(rst_n==1'b0)begin

lt. 

lu. 

        lcd_rgb <= 0;

lv. 

lw. 

    end

lx. 

ly. 

    else if(active_area)begin

lz. 

ma. 

        if(logo_rom_area)

mb. 

mc. 

            lcd_rgb <= {logo_rom_data[7:5],5'b11111,logo_rom_data[4:2],5'b11111,logo_rom_data[1:0],6'b111111};

md. 

me. 

        else if(e_rom_area)

mf. 

mg. 

            lcd_rgb <= {24{e_sel}};

mh. 

mi. 

        else

mj. 

mk. 

            lcd_rgb <= {24{1'b1}};

ml. 

mm. 

    end

mn. 

mo. 

    else begin

mp. 

mq. 

        lcd_rgb <=0;

mr. 

ms. 

    end

mt. 

mu. 

end

mv. 

mw. 

mx. 

my. 

mz. 

na. 

nb. 

nc. 

nd. 

ne. 

always  @(*)begin

nf. 

ng. 

    logo_rom_addr = (h_cnt-LOGO_X0) + 120*(v_cnt-LOGO_Y0);

nh. 

ni. 

end

nj. 

nk. 

nl. 

nm. 

always  @(*)begin

nn. 

no. 

    e_rom_addr = (h_cnt-E_X0) + 400*(v_cnt-E_Y0);

np. 

nq. 

end

nr. 

ns. 

nt. 

nu. 

nv. 

nw. 

nx. 

ny. 

always  @(posedge clk or negedge rst_n)begin

nz. 

oa. 

    if(rst_n==1'b0)begin

ob. 

oc. 

        e_rom_addr_low <= 0;

od. 

oe. 

    end

of. 

og. 

    else begin

oh. 

oi. 

        e_rom_addr_low <= e_rom_addr[2:0];

oj. 

ok. 

    end

ol. 

om. 

end

on. 

oo. 

op. 

oq. 

or. 

os. 

always  @(*)begin

ot. 

ou. 

    e_sel = ~e_rom_data[7-e_rom_addr_low];

ov. 

ow. 

end

ox. 

oy. 

oz. 

pa. 

pb. 

pc. 

fpga_rom u_fpga_rom(

pd. 

pe. 

                   .address (logo_rom_addr),

pf. 

pg. 

                   .clock   (clk     ),

ph. 

pi. 

                   .q       (logo_rom_data));

pj. 

pk. 

pl. 

pm. 

e_rom u_e_rom(

pn. 

po. 

    .address   (e_rom_addr[16:3]  ),

pp. 

pq. 

    .clock     (clk  ),

pr. 

ps. 

    .q         (e_rom_data  ));

pt. 

pu. 

pv. 

pw. 

px. 

py. 

    endmodule

pz. 

複制代(dài)碼

1.5 效果(guǒ)和(hé)總(zǒng)結

以(yǐ)下(xià)为(wèi)工程上(shàng)板後(hòu)的(de)現(xiàn)象(xiàng)效果(guǒ)图(tú)：

mp801開(kāi)發(fà)板

ms980試验(yàn)箱

設計(jì)視頻和(hé)源工程代(dài)碼請到(dào)論壇下(xià)载学習：http://www.fpgabbs.cn/thread-1162-1-1.html

訪問(wèn)明(míng)德揚論壇（http://www.fpgabbs.cn/）進(jìn)行更(gèng)多(duō)FPGA相關(guān)工程設計(jì)学習。

温(wēn)馨提(tí)示：明(míng)德揚2023推出(chū)了(le)全(quán)新課程——邏輯設計(jì)基本(běn)功修煉課，降低学習FPGA門(mén)檻的(de)同(tóng)时(shí)，增加了(le)学習的(de)趣味性(xìng)，并組織了(le)考試赢積分(fēn)活動(dòng)

http://www.minyingyiyuan.com/ffkc/415.html

（點(diǎn)擊→了(le)解(jiě)課程詳情(qíng)☝）感(gǎn)興趣請聯系(xì)易老(lǎo)师(shī)：13112063618（微信(xìn)同(tóng)步）