本(běn)文(wén)的(de)文(wén)檔編号(hào)：001700000023
沒(méi)有(yǒu)对(duì)應(yìng)的(de)視頻
1、至(zhì)簡原理與(yǔ)應(yìng)用(yòng)配套(tào)的(de)案(àn)例和(hé)PPT講解(jiě)
2、本(běn)案(àn)例要(yào)实現(xiàn)的(de)效果(guǒ)是(shì)通(tòng)过(guò)VGA，以(yǐ)640*480的(de)分(fēn)辨率在(zài)顯示器中(zhōng)心(xīn)顯示120*55的(de)图(tú)片(piàn)图(tú)片(piàn)數據(jù)存在(zài)ROM IP核內(nèi)。步驟性(xìng)教学；
3、_Altera和(hé)Xilinx入(rù)門(mén)学習文(wén)檔
第(dì)十(shí)一(yī)章(zhāng) VGA顯示图(tú)片(piàn)第(dì)1节(jié) 項目背景
IP核（Intellectual Property core）指的(de)是(shì)知識産權核或(huò)知識産權模块(kuài)，其是(shì)具有(yǒu)特(tè)定(dìng)電(diàn)路(lù)功能(néng)的(de)硬(yìng)件(jiàn)描述語(yǔ)言程序，在(zài)EDA技術(shù)開(kāi)發(fà)中(zhōng)具有(yǒu)十(shí)分(fēn)重(zhòng)要(yào)的(de)地(dì)位。美國(guó)著名的(de)Dataquest咨詢公司将半導體(tǐ)産業的(de)IP定(dìng)義为(wèi)“用(yòng)于(yú)ASIC或(huò)FPGA中(zhōng)的(de)預先(xiān)設計(jì)好(hǎo)的(de)電(diàn)路(lù)功能(néng)模块(kuài)”。
在(zài)數字(zì)電(diàn)路(lù)中(zhōng)IP（知識産權）核非(fēi)常常用(yòng)，其将FIR濾波(bō)器、SDRAM控制器、PCI接口(kǒu)等比較複雜的(de)功能(néng)模块(kuài)設計(jì)成(chéng)可(kě)修改參數的(de)模块(kuài)，这(zhè)些模块(kuài)会(huì)像應(yìng)用(yòng)程序一(yī)樣(yàng)公開(kāi)給(gěi)設計(jì)者(zhě)们(men)使用(yòng)。在(zài)進(jìn)行複雜的(de)工程中(zhōng)如(rú)果(guǒ)需要(yào)这(zhè)些技術(shù)，設計(jì)者(zhě)就(jiù)可(kě)以(yǐ)調用(yòng)对(duì)應(yìng)IP核後(hòu)補充工程所(suǒ)需參數，就(jiù)可(kě)将其運用(yòng)到(dào)設計(jì)中(zhōng)。随着CPLD/FPGA的(de)規模越来(lái)越大，設計(jì)也(yě)變(biàn)得越来(lái)越複雜，設計(jì)者(zhě)的(de)主(zhǔ)要(yào)任务則是(shì)在(zài)規定(dìng)的(de)时(shí)間(jiān)周期(qī)內(nèi)完成(chéng)複雜的(de)設計(jì)。而(ér)IP核的(de)調用(yòng)可(kě)以(yǐ)避免重(zhòng)複勞動(dòng)，從而(ér)大大減輕(qīng)工程师(shī)的(de)負担，因(yīn)此(cǐ)使用(yòng)IP核成(chéng)为(wèi)了(le)一(yī)大發(fà)展(zhǎn)趨勢，與(yǔ)此(cǐ)同(tóng)时(shí)，IP核的(de)重(zhòng)用(yòng)大大縮短(duǎn)了(le)産品上(shàng)市(shì)时(shí)間(jiān)。
利用(yòng)IP核設計(jì)的(de)電(diàn)子系(xì)統具有(yǒu)引用(yòng)方(fāng)便的(de)特(tè)點(diǎn)且很易于(yú)修改基本(běn)元(yuán)件(jiàn)的(de)功能(néng)。一(yī)般来(lái)说(shuō)，具有(yǒu)複雜功能(néng)和(hé)商業價值的(de)IP核具有(yǒu)知識産權，盡管(guǎn)目前(qián)IP核的(de)市(shì)场活動(dòng)還(huán)不(bù)規範，但是(shì)仍有(yǒu)许多(duō)集成(chéng)電(diàn)路(lù)設計(jì)公司從事(shì)IP核的(de)設計(jì)、開(kāi)發(fà)和(hé)營銷工作。
IP核具有(yǒu)三(sān)種(zhǒng)不(bù)同(tóng)的(de)存在(zài)形式：HDL語(yǔ)言形式，网(wǎng)表(biǎo)形式、版图(tú)形式。IP內(nèi)核可(kě)以(yǐ)在(zài)不(bù)同(tóng)的(de)硬(yìng)件(jiàn)描述級实現(xiàn)，由(yóu)此(cǐ)産生(shēng)了(le)三(sān)類(lèi)IP內(nèi)核：软(ruǎn)核、固核和(hé)硬(yìng)核。这(zhè)種(zhǒng)分(fēn)類(lèi)主(zhǔ)要(yào)依據(jù)産品交付的(de)方(fāng)式，而(ér)这(zhè)三(sān)種(zhǒng)IP內(nèi)核实現(xiàn)方(fāng)法也(yě)各(gè)具特(tè)色(sè)。
软(ruǎn)核是(shì)用(yòng)VHDL等硬(yìng)件(jiàn)描述語(yǔ)言描述的(de)功能(néng)块(kuài)，但其并不(bù)涉及(jí)用(yòng)哪些具體(tǐ)電(diàn)路(lù)元(yuán)件(jiàn)来(lái)实現(xiàn)这(zhè)些功能(néng)。软(ruǎn)IP通(tòng)常是(shì)以(yǐ)硬(yìng)件(jiàn)描述語(yǔ)言HDL源文(wén)件(jiàn)的(de)形式出(chū)現(xiàn)，其應(yìng)用(yòng)開(kāi)發(fà)过(guò)程與(yǔ)普通(tòng)HDL的(de)設計(jì)十(shí)分(fēn)相似，只(zhī)是(shì)所(suǒ)需的(de)開(kāi)發(fà)硬(yìng)软(ruǎn)件(jiàn)环(huán)境比較昂貴。软(ruǎn)IP的(de)設計(jì)周期(qī)短(duǎn)，設計(jì)投入(rù)少(shǎo)，且不(bù)涉及(jí)物(wù)理实現(xiàn)，因(yīn)此(cǐ)为(wèi)後(hòu)續的(de)設計(jì)留有(yǒu)較大的(de)發(fà)揮空間(jiān)，同(tóng)时(shí)也(yě)增大了(le)IP的(de)靈活性(xìng)和(hé)适應(yìng)性(xìng)。其主(zhǔ)要(yào)缺點(diǎn)是(shì)软(ruǎn)IP在(zài)一(yī)定(dìng)程度(dù)上(shàng)使後(hòu)續工序无法适應(yìng)整體(tǐ)設計(jì)，從而(ér)需要(yào)一(yī)定(dìng)程度(dù)的(de)修正(zhèng)，在(zài)性(xìng)能(néng)上(shàng)也(yě)不(bù)可(kě)能(néng)獲得全(quán)面(miàn)的(de)优化(huà)。软(ruǎn)核是(shì)以(yǐ)源代(dài)碼的(de)形式提(tí)供，盡管(guǎn)源代(dài)碼可(kě)以(yǐ)采用(yòng)加密方(fāng)法，但其知識産權保護問(wèn)題(tí)依然不(bù)容忽視。
硬(yìng)核提(tí)供設計(jì)階(jiē)段(duàn)最(zuì)終(zhōng)階(jiē)段(duàn)産品：掩膜。这(zhè)種(zhǒng)硬(yìng)核以(yǐ)經(jīng)过(guò)完全(quán)的(de)布(bù)局(jú)布(bù)線(xiàn)的(de)网(wǎng)表(biǎo)形式提(tí)供，既具有(yǒu)可(kě)預見(jiàn)性(xìng)，同(tóng)时(shí)還(huán)可(kě)以(yǐ)針(zhēn)对(duì)特(tè)定(dìng)工藝或(huò)購買(mǎi)商進(jìn)行功耗和(hé)尺寸(cùn)上(shàng)的(de)优化(huà)。盡管(guǎn)由(yóu)于(yú)缺乏靈活性(xìng)而(ér)導致(zhì)硬(yìng)核可(kě)移植性(xìng)差，但由(yóu)于(yú)其无須提(tí)供寄存器轉(zhuǎn)移級(RTL)文(wén)件(jiàn)，因(yīn)而(ér)更(gèng)易于(yú)实現(xiàn)IP保護。
固核則是(shì)软(ruǎn)核和(hé)硬(yìng)核的(de)折中(zhōng)。目前(qián)應(yìng)用(yòng)于(yú)FPGA的(de)IP內(nèi)核大多(duō)數均为(wèi)软(ruǎn)核，其有(yǒu)助于(yú)用(yòng)戶調节(jié)參數并增強(qiáng)可(kě)複用(yòng)性(xìng)。软(ruǎn)核通(tòng)常以(yǐ)加密形式提(tí)供，这(zhè)樣(yàng)一(yī)来(lái)用(yòng)戶无法獲取(qǔ)实際的(de) RTL，但其布(bù)局(jú)和(hé)布(bù)線(xiàn)十(shí)分(fēn)靈活。在(zài)这(zhè)些加密的(de)软(ruǎn)核中(zhōng)，如(rú)果(guǒ)对(duì)內(nèi)核進(jìn)行了(le)參數化(huà)，那(nà)麼(me)通(tòng)过(guò)头(tóu)文(wén)件(jiàn)或(huò)图(tú)形用(yòng)戶接口(kǒu)(GUI)用(yòng)戶可(kě)以(yǐ)方(fāng)便地(dì)進(jìn)行參數操作。而(ér)对(duì)于(yú)那(nà)些对(duì)时(shí)序要(yào)求嚴格的(de)內(nèi)核(如(rú)PCI接口(kǒu)內(nèi)核)，可(kě)預布(bù)線(xiàn)特(tè)定(dìng)信(xìn)号(hào)或(huò)分(fēn)配特(tè)定(dìng)的(de)布(bù)線(xiàn)資源從而(ér)滿足其时(shí)序要(yào)求，这(zhè)一(yī)部(bù)分(fēn)的(de)內(nèi)核就(jiù)可(kě)歸類(lèi)为(wèi)固核。由(yóu)于(yú)內(nèi)核是(shì)預先(xiān)設計(jì)的(de)代(dài)碼模块(kuài)，其建立(setup)、保持(chí)时(shí)間(jiān)和(hé)握手(shǒu)信(xìn)号(hào)都可(kě)能(néng)是(shì)固定(dìng)的(de)，因(yīn)此(cǐ)其它(tā)電(diàn)路(lù)的(de)設計(jì)时(shí)都必須考慮如(rú)何與(yǔ)該內(nèi)核正(zhèng)确地(dì)進(jìn)行接口(kǒu)。如(rú)果(guǒ)內(nèi)核具有(yǒu)固定(dìng)布(bù)局(jú)或(huò)部(bù)分(fēn)固定(dìng)的(de)布(bù)局(jú)，那(nà)麼(me)这(zhè)還(huán)可(kě)能(néng)影響其它(tā)電(diàn)路(lù)的(de)布(bù)局(jú)。
目前(qián)現(xiàn)有(yǒu)的(de)大多(duō)數FPGA都有(yǒu)內(nèi)嵌块(kuài)RAM(Block RAM)，可(kě)以(yǐ)将其靈活地(dì)配置成(chéng)單端口(kǒu)RAM(DPRAM，Single Port RAM)、双(shuāng)端口(kǒu)RAM(DPRAM，Double Ports RAM)、僞双(shuāng)端口(kǒu)RAM(Pseudo DPRAM)、CAM(Content Addressable Memory)和(hé)FIFO等常用(yòng)的(de)存儲結構。其实在(zài)FPGA中(zhōng)并沒(méi)有(yǒu)專用(yòng)的(de)ROM硬(yìng)件(jiàn)資源，实現(xiàn)ROM的(de)思(sī)路(lù)是(shì)对(duì)RAM賦予初值後(hòu)保持(chí)該初值。
Altera 的(de)器件(jiàn)內(nèi)部(bù)提(tí)供了(le)各(gè)種(zhǒng)存儲器模块(kuài)（RAM、ROM 或(huò)双(shuāng)口(kǒu) RAM），可(kě)以(yǐ)在(zài)設計(jì)中(zhōng)使用(yòng)MegaWizard Plug-In Manager，執行“Tools”後(hòu)利用(yòng)“MegaWizard Plug-In Manager”菜單命令来(lái)創建所(suǒ)需要(yào)的(de)存儲器模块(kuài)。此(cǐ)外(wài)，也(yě)可(kě)以(yǐ)使用(yòng) Altera 提(tí)供的(de)宏功能(néng)模块(kuài) LPM_ROM 来(lái)創建存儲器模块(kuài)。每个(gè) ROM 模块(kuài)有(yǒu)clock（时(shí)鐘(zhōng)）、address（地(dì)址）这(zhè)两(liǎng)个(gè)輸入(rù)信(xìn)号(hào)和(hé)一(yī)个(gè) q（值）輸出(chū)信(xìn)号(hào)。
在(zài)每个(gè)时(shí)鐘(zhōng)上(shàng)升(shēng)沿，ROM读(dú)出(chū)地(dì)址信(xìn)号(hào)指定(dìng)存儲單元(yuán)中(zhōng)的(de)信(xìn)号(hào)值并将其輸出(chū)。ROM 內(nèi)的(de)值通(tòng)过(guò)加载 MIF （Memory Initialization File，存儲器初始化(huà)文(wén)件(jiàn)）来(lái)实現(xiàn)。
當設計(jì)中(zhōng)使用(yòng)了(le)器件(jiàn)內(nèi)部(bù)的(de)存儲器模块(kuài)时(shí)，需要(yào)对(duì)存儲器模块(kuài)進(jìn)行初始化(huà)。在(zài) Quartus Ⅱ中(zhōng)，存儲器初始化(huà)文(wén)件(jiàn)可(kě)以(yǐ)使用(yòng)两(liǎng)種(zhǒng)格式：Intel Hex 格式（.hex）或(huò) Altera 存儲器初始化(huà)格式（.mif）。其中(zhōng)mif文(wén)件(jiàn)是(shì) Altera 存儲器類(lèi)器件(jiàn)初始化(huà)的(de)專用(yòng)文(wén)件(jiàn)格式，文(wén)件(jiàn)內(nèi)容为(wèi)地(dì)址與(yǔ)值的(de)对(duì)應(yìng)表(biǎo)，該表(biǎo)規定(dìng)了(le)存儲器單元(yuán)的(de)初始值。
如(rú)果(guǒ) ROM 要(yào)存儲的(de)內(nèi)容比較少(shǎo)或(huò)者(zhě)很有(yǒu)規律，这(zhè)種(zhǒng)情(qíng)況下(xià)可(kě)以(yǐ)執行【File】|【New…】菜單命令，創建mif文(wén)件(jiàn)并編輯其內(nèi)容。如(rú)果(guǒ)已經(jīng)存在(zài)bmp格式的(de)图(tú)片(piàn)，則可(kě)以(yǐ)使用(yòng)本(běn)書(shū)提(tí)供的(de)BmpToMif软(ruǎn)件(jiàn)，利用(yòng)現(xiàn)有(yǒu)的(de)bmp格式图(tú)片(piàn)生(shēng)成(chéng)mif文(wén)件(jiàn)。該软(ruǎn)件(jiàn)使用(yòng)方(fāng)法非(fēi)常簡單，但是(shì)需要(yào)注意(yì)要(yào)适當調整原图(tú)片(piàn)的(de)大小，这(zhè)一(yī)操作可(kě)以(yǐ)通(tòng)过(guò)Windows 自(zì)带(dài)的(de)画(huà)图(tú)程序、Photoshop 等各(gè)種(zhǒng)图(tú)形編輯软(ruǎn)件(jiàn)修改实現(xiàn)。BmpToMif软(ruǎn)件(jiàn)可(kě)以(yǐ)将 bmp 图(tú)片(piàn)轉(zhuǎn)为(wèi)mif文(wén)件(jiàn)，即将黑(hēi)白图(tú)片(piàn)轉(zhuǎn)換为(wèi)單色(sè)mif文(wén)件(jiàn)，将彩色(sè)图(tú)片(piàn)轉(zhuǎn)換为(wèi)三(sān)色(sè)mif文(wén)件(jiàn)，也(yě)可(kě)以(yǐ)将二(èr)進(jìn)制文(wén)件(jiàn)轉(zhuǎn)为(wèi)mif文(wén)件(jiàn)，如(rú)将中(zhōng)英文(wén)點(diǎn)阵(zhèn)字(zì)庫轉(zhuǎn)換为(wèi)mif文(wén)件(jiàn)。
上(shàng)文(wén)中(zhōng)提(tí)到(dào)过(guò)：在(zài)創建mif文(wén)件(jiàn)时(shí)，若已經(jīng)存在(zài)bmp格式图(tú)片(piàn)則可(kě)以(yǐ)使用(yòng)软(ruǎn)件(jiàn)工具BmpToMif来(lái)将bmp的(de)图(tú)片(piàn)轉(zhuǎn)換为(wèi)mif文(wén)件(jiàn)。下(xià)面(miàn)介紹其具體(tǐ)操作，BmpToMif的(de)软(ruǎn)件(jiàn)界面(miàn)如(rú)下(xià)图(tú)所(suǒ)示。
图(tú)3.11-1BMP2MIF软(ruǎn)件(jiàn)界面(miàn)
點(diǎn)擊打(dǎ)開(kāi)图(tú)片(piàn)後(hòu)選擇一(yī)幅bmp格式的(de)图(tú)片(piàn)。这(zhè)里(lǐ)需要(yào)注意(yì)的(de)是(shì)，由(yóu)于(yú)受開(kāi)發(fà)板上(shàng)FPGA資源的(de)限制，图(tú)片(piàn)的(de)大小不(bù)能(néng)超过(guò)320*240。如(rú)果(guǒ)图(tú)片(piàn)大小不(bù)是(shì)320*240，建議使用(yòng)“画(huà)图(tú)”或(huò)者(zhě)“photoshop”等软(ruǎn)件(jiàn)将图(tú)片(piàn)大小更(gèng)改为(wèi)320*240。
将bmp图(tú)片(piàn)轉(zhuǎn)換为(wèi)mif文(wén)件(jiàn)的(de)过(guò)程如(rú)下(xià)：
1. 點(diǎn)擊“图(tú)像”選項卡(kǎ)；
2. 點(diǎn)擊“打(dǎ)開(kāi)图(tú)片(piàn)”後(hòu)選擇一(yī)幅图(tú)片(piàn)，本(běn)案(àn)例中(zhōng)選擇一(yī)幅大小为(wèi)320*240、格式为(wèi)bmp的(de)图(tú)片(piàn)，文(wén)件(jiàn)名为(wèi)“mdy_logo.bmp”；
3. 在(zài)“顔色(sè)類(lèi)型”中(zhōng)根(gēn)據(jù)需要(yào)選擇“黑(hēi)白”或(huò)“彩色(sè)”，本(běn)案(àn)例中(zhōng)将選用(yòng)黑(hēi)白模式；
4. 若为(wèi)黑(hēi)白图(tú)，在(zài)“黑(hēi)白選項”中(zhōng)選擇“黑(hēi)色(sè)为(wèi)1”或(huò)“白色(sè)为(wèi)1”，注意(yì)如(rú)果(guǒ)是(shì)黑(hēi)白图(tú)片(piàn)，生(shēng)成(chéng)ROM要(yào)選擇字(zì)长为(wèi)“1”；
5. 若为(wèi)彩色(sè)图(tú)，在(zài)“彩色(sè)選項”中(zhōng)選擇“單一(yī)mif文(wén)件(jiàn)”或(huò)“三(sān)个(gè)mif文(wén)件(jiàn)”。如(rú)果(guǒ)是(shì)“單一(yī)mif文(wén)件(jiàn)”，則生(shēng)成(chéng)ROM要(yào)選擇字(zì)长为(wèi)3，每个(gè)字(zì)按紅(hóng)綠(lǜ)藍(lán)表(biǎo)示各(gè)个(gè)分(fēn)量(liàng)；如(rú)果(guǒ)是(shì)“三(sān)个(gè)mif文(wén)件(jiàn)”，会(huì)生(shēng)成(chéng)三(sān)个(gè)mif文(wén)件(jiàn)，每个(gè)文(wén)件(jiàn)分(fēn)别对(duì)應(yìng)于(yú)紅(hóng)綠(lǜ)藍(lán)分(fēn)量(liàng)，生(shēng)成(chéng)ROM要(yào)選擇字(zì)长为(wèi)“1”；
6. “顔色(sè)界值”用(yòng)于(yú)顔色(sè)的(de)界定(dìng)。若为(wèi)黑(hēi)白图(tú)，當图(tú)中(zhōng)的(de)顔色(sè)紅(hóng)綠(lǜ)藍(lán)三(sān)个(gè)分(fēn)量(liàng)均小于(yú)或(huò)等于(yú)对(duì)應(yìng)界值时(shí)轉(zhuǎn)換为(wèi)黑(hēi)，否則为(wèi)白；若为(wèi)彩色(sè)图(tú)，當图(tú)中(zhōng)的(de)顔色(sè)紅(hóng)、綠(lǜ)或(huò)藍(lán)分(fēn)量(liàng)小于(yú)等于(yú)对(duì)應(yìng)界值时(shí)該分(fēn)量(liàng)轉(zhuǎn)換为(wèi)0，否則为(wèi)1；
7. 點(diǎn)擊“預覽”可(kě)以(yǐ)查看(kàn)轉(zhuǎn)換顔色(sè)後(hòu)的(de)效果(guǒ)；
8. 點(diǎn)擊“生(shēng)成(chéng)mif文(wén)件(jiàn)”，可(kě)以(yǐ)得到(dào)所(suǒ)需文(wén)件(jiàn)。
本(běn)設計(jì)将提(tí)供已經(jīng)生(shēng)成(chéng)好(hǎo)的(de)mif文(wén)件(jiàn)：mdy_logo.mif，可(kě)以(yǐ)直(zhí)接使用(yòng)。
1.4 生(shēng)成(chéng)ROM IP核
打(dǎ)開(kāi)Quartus软(ruǎn)件(jiàn)後(hòu)首先(xiān)應(yìng)新建工程，新建工程的(de)方(fāng)法請看(kàn)本(běn)章(zhāng)的(de)4.1部(bù)分(fēn)，这(zhè)里(lǐ)需要(yào)注意(yì)目录(lù)路(lù)徑、工程名和(hé)頂层模块(kuài)名要(yào)與(yǔ)本(běn)書(shū)設定(dìng)一(yī)致(zhì)。在(zài)“Quartus”界面(miàn)右(yòu)邊(biān)“IP Catalog”窗(chuāng)口(kǒu)中(zhōng)，輸入(rù)“rom”，然後(hòu)双(shuāng)擊“ROM:1-PORT”，就(jiù)会(huì)弹出(chū)ROM的(de)路(lù)徑設置界面(miàn)。
图(tú)3.11-2IP Catalog中(zhōng)查找(zhǎo)ROM IP核
在(zài)文(wén)件(jiàn)名設置页(yè)面(miàn)中(zhōng)輸入(rù)“D:mdy_bookpicture_new_borad
om1.v”，選擇“Verilog”類(lèi)型，此(cǐ)时(shí)会(huì)生(shēng)成(chéng)一(yī)个(gè)文(wén)件(jiàn)名为(wèi)room1.v，類(lèi)型为(wèi)verilog的(de)ROM代(dài)碼，點(diǎn)擊“OK”後(hòu)会(huì)跳到(dào)ROM IP核的(de)設置界面(miàn)。
图(tú)3.11-3設置ROM IP核文(wén)件(jiàn)名界面(miàn)
按下(xià)图(tú)所(suǒ)示進(jìn)行設置，需要(yào)注意(yì)，輸出(chū)信(xìn)号(hào)q的(de)位宽(kuān)選擇为(wèi)1，深度(dù)選擇为(wèi)65536。其它(tā)保持(chí)为(wèi)默認，點(diǎn)擊“Next”。
图(tú)3.11-4ROM IP核設置界面(miàn)1
在(zài)下(xià)图(tú)将“’q’ output port”選項不(bù)勾選，其它(tā)保持(chí)默認，點(diǎn)擊“Next”。
图(tú)3.11-5ROM IP核設置界面(miàn)2
選擇ROM初始化(huà)文(wén)件(jiàn)的(de)界面(miàn)如(rú)下(xià)图(tú)所(suǒ)示，選擇本(běn)書(shū)提(tí)供的(de)文(wén)件(jiàn)“D:/mdy_book/picture_new_borad/rom1.mif”後(hòu)直(zhí)接點(diǎn)擊Finish，完成(chéng)ROM文(wén)件(jiàn)的(de)設置并生(shēng)成(chéng)ROM的(de)代(dài)碼“rom1.v”。
图(tú)3.11-6ROM IP核設置界面(miàn)3
約一(yī)分(fēn)鐘(zhōng)左(zuǒ)右(yòu)後(hòu)在(zài)“D:/mdy_book/picture_new_borad/”目录(lù)下(xià)就(jiù)可(kě)以(yǐ)看(kàn)到(dào)生(shēng)成(chéng)的(de)“rom1.v”文(wén)件(jiàn)，如(rú)下(xià)图(tú)所(suǒ)示。但該代(dài)碼的(de)RTL部(bù)分(fēn)不(bù)可(kě)見(jiàn)，同(tóng)学们(men)只(zhī)能(néng)看(kàn)到(dào)其頂层接口(kǒu)，可(kě)以(yǐ)看(kàn)出(chū)該模块(kuài)只(zhī)有(yǒu)三(sān)个(gè)信(xìn)号(hào)，时(shí)鐘(zhōng)clock，16位的(de)地(dì)址address和(hé)1位輸出(chū)數據(jù)q。
图(tú)3.11-7ROM IP核的(de)輸入(rù)輸出(chū)接口(kǒu)
学会(huì)生(shēng)成(chéng)ROM IP核後(hòu)来(lái)带(dài)領同(tóng)学们(men)進(jìn)行新項目的(de)設計(jì)。按照至(zhì)簡設計(jì)法的(de)思(sī)路(lù)，在(zài)進(jìn)行設計(jì)之前(qián)首先(xiān)應(yìng)明(míng)确設計(jì)目标(biāo)。明(míng)确了(le)設計(jì)目标(biāo)後(hòu)，後(hòu)續的(de)每一(yī)步操作都会(huì)圍繞設計(jì)目标(biāo)進(jìn)行展(zhǎn)開(kāi)。如(rú)果(guǒ)沒(méi)有(yǒu)牢記(jì)設計(jì)目标(biāo)就(jiù)開(kāi)始動(dòng)手(shǒu)進(jìn)行实踐操作，最(zuì)終(zhōng)的(de)作品也(yě)只(zhī)是(shì)東(dōng)拼西(xī)湊的(de)産物(wù)。这(zhè)種(zhǒng)狀态下(xià)，一(yī)旦在(zài)設計(jì)过(guò)程中(zhōng)出(chū)現(xiàn)了(le)問(wèn)題(tí)就(jiù)需要(yào)花費大量(liàng)的(de)精力進(jìn)行尋找(zhǎo)修複。只(zhī)有(yǒu)在(zài)開(kāi)始学習时(shí)就(jiù)養成(chéng)良好(hǎo)的(de)設計(jì)習慣，才能(néng)在(zài)後(hòu)續的(de)職業生(shēng)涯中(zhōng)受益。因(yīn)此(cǐ)建議一(yī)定(dìng)要(yào)确定(dìng)設計(jì)目标(biāo)再進(jìn)行後(hòu)面(miàn)部(bù)分(fēn)的(de)学習。
前(qián)面(miàn)幾(jǐ)章(zhāng)中(zhōng)已經(jīng)带(dài)領同(tóng)学们(men)学習了(le)通(tòng)过(guò)VGA顯示顔色(sè)和(hé)形狀的(de)工程，这(zhè)一(yī)章(zhāng)中(zhōng)在(zài)之前(qián)設計(jì)的(de)基礎上(shàng)增強(qiáng)項目的(de)難度(dù)，引入(rù)一(yī)个(gè)新的(de)概念。前(qián)幾(jǐ)章(zhāng)的(de)設計(jì)中(zhōng)顯示的(de)图(tú)像都是(shì)基于(yú)FPGA本(běn)身(shēn)可(kě)以(yǐ)産生(shēng)的(de)三(sān)基色(sè)完成(chéng)的(de)，本(běn)次(cì)設計(jì)会(huì)在(zài)顯示顔色(sè)的(de)同(tóng)时(shí)在(zài)顯示器上(shàng)産生(shēng)一(yī)幅图(tú)像。
本(běn)設計(jì)需要(yào)通(tòng)过(guò)VGA連(lián)接線(xiàn)将顯示器和(hé)開(kāi)發(fà)板進(jìn)行連(lián)接，FPGA在(zài)連(lián)接成(chéng)功後(hòu)産生(shēng)640*480分(fēn)辨率、刷新頻率为(wèi)60Hz的(de)VGA时(shí)序，使得顯示器屏幕的(de)中(zhōng)央顯示一(yī)个(gè)至(zhì)簡設計(jì)法的(de)LOGO，除图(tú)片(piàn)之外(wài)的(de)顯示區(qū)域則顯示为(wèi)白色(sè)。顯示的(de)至(zhì)簡設計(jì)法LOGO大小为(wèi)120*60像素。
顯示器一(yī)般都具有(yǒu)分(fēn)辨率自(zì)适應(yìng)功能(néng)，无須特(tè)殊設置就(jiù)能(néng)識别不(bù)同(tóng)分(fēn)辨率的(de)图(tú)像。本(běn)設計(jì)相應(yìng)參數參見(jiàn)表(biǎo)3.11-1中(zhōng)的(de)第(dì)一(yī)行，这(zhè)里(lǐ)的(de)VGA常用(yòng)分(fēn)辨率的(de)对(duì)應(yìng)时(shí)序參數并不(bù)是(shì)本(běn)書(shū)随意(yì)設定(dìng)的(de)，而(ér)是(shì)國(guó)際通(tòng)用(yòng)标(biāo)準，每个(gè)關(guān)于(yú)VGA的(de)設計(jì)工程都需要(yào)遵守这(zhè)一(yī)标(biāo)準。其中(zhōng)，行的(de)單位为(wèi)“基準时(shí)鐘(zhōng)”，即頻率为(wèi)25MHz、周期(qī)为(wèi)40ns的(de)时(shí)鐘(zhōng)，列的(de)單位則为(wèi)“行”，請读(dú)者(zhě)朋友们(men)一(yī)定(dìng)要(yào)區(qū)分(fēn)好(hǎo)。
表(biǎo)3.11 - 1 VGA常用(yòng)分(fēn)辨率
本(běn)案(àn)例中(zhōng)提(tí)供了(le)ROM IP核文(wén)件(jiàn)：rom1.v。該文(wén)件(jiàn)的(de)輸入(rù)輸出(chū)接口(kǒu)是(shì)：
rom1是(shì)一(yī)个(gè)宽(kuān)度(dù)为(wèi)16位，深度(dù)为(wèi)8192的(de)ROM，該ROM中(zhōng)已經(jīng)保存了(le)至(zhì)簡設計(jì)法的(de)LOGO图(tú)片(piàn)，并且與(yǔ)VGA掃描路(lù)徑相同(tóng)，該ROM也(yě)是(shì)按照從左(zuǒ)往右(yòu)，由(yóu)上(shàng)往下(xià)的(de)順序保存了(le)LOGO图(tú)像每个(gè)像素的(de)值。图(tú)中(zhōng)(y,x)表(biǎo)示的(de)是(shì)第(dì)y行第(dì)x列的(de)像素值。例如(rú)：
地(dì)址0保存的(de)是(shì)第(dì)1行第(dì)1列的(de)像素值，即（0,0）；
地(dì)址1保存的(de)是(shì)第(dì)1行第(dì)2列的(de)像素值，即（0,1）；
地(dì)址2保存的(de)是(shì)第(dì)1行第(dì)3列的(de)像素值，即（0,2）；
地(dì)址119保存的(de)是(shì)第(dì)1行第(dì)120列的(de)像素值，即（0,119）
地(dì)址120保存的(de)是(shì)第(dì)2行第(dì)1列的(de)像素值，即（2,0）；
以(yǐ)此(cǐ)類(lèi)推，地(dì)址6599保存的(de)是(shì)第(dì)55行120列的(de)像素值，即（54,119）；
而(ér)大于(yú)6599的(de)地(dì)址，保存的(de)值为(wèi)0，其數字(zì)沒(méi)有(yǒu)意(yì)義。
按RGB565的(de)方(fāng)式保存ROM的(de)每一(yī)个(gè)像素，即[15:11]表(biǎo)示紅(hóng)基色(sè)，[10:5]表(biǎo)示綠(lǜ)基色(sè)，[4:0]表(biǎo)示藍(lán)基色(sè)。
綜上(shàng)可(kě)知，該ROM的(de)排列方(fāng)式如(rú)下(xià)图(tú)所(suǒ)示：
图(tú)3.11-8ROM存儲图(tú)片(piàn)的(de)方(fāng)式
設計(jì)完成(chéng)後(hòu)，通(tòng)过(guò)VGA連(lián)接線(xiàn)将顯示器和(hé)教学板的(de)VGA接口(kǒu)相連(lián)。連(lián)接示意(yì)图(tú)如(rú)下(xià)所(suǒ)示：
图(tú)3.11-9教学板連(lián)接示意(yì)图(tú)
上(shàng)板後(hòu)顯示器展(zhǎn)示效果(guǒ)图(tú)如(rú)下(xià)图(tú)所(suǒ)示，不(bù)同(tóng)的(de)顯示器会(huì)有(yǒu)一(yī)定(dìng)的(de)色(sè)差，請读(dú)者(zhě)朋友们(men)以(yǐ)实際情(qíng)況为(wèi)主(zhǔ)。可(kě)以(yǐ)看(kàn)到(dào)屏幕中(zhōng)央有(yǒu)一(yī)个(gè)120*60的(de)至(zhì)簡設計(jì)法LOGO，其餘顯示區(qū)域为(wèi)白色(sè)。想(xiǎng)要(yào)观看(kàn)連(lián)接後(hòu)的(de)演示視頻效果(guǒ)，可(kě)以(yǐ)登陸至(zhì)簡設計(jì)法官网(wǎng)学習：old.mdy-edu.com/xxxx。
图(tú)3.11-10VGA顯示图(tú)片(piàn)效果(guǒ)图(tú)
确定(dìng)了(le)設計(jì)目标(biāo)後(hòu)，本(běn)書(shū)会(huì)逐步分(fēn)析講解(jiě)工程的(de)制作步驟。建議初学者(zhě)認真(zhēn)学習每一(yī)步，因(yīn)为(wèi)这(zhè)里(lǐ)分(fēn)享給(gěi)同(tóng)学们(men)的(de)不(bù)僅僅是(shì)案(àn)例，還(huán)有(yǒu)在(zài)操作过(guò)程中(zhōng)的(de)一(yī)些設計(jì)理念及(jí)原理。當然本(běn)書(shū)也(yě)会(huì)分(fēn)享一(yī)些至(zhì)簡設計(jì)法的(de)設計(jì)技巧，最(zuì)終(zhōng)希望每一(yī)位读(dú)者(zhě)都可(kě)以(yǐ)具備独立設計(jì)工程的(de)能(néng)力。當然已經(jīng)擁有(yǒu)扎实的(de)功底、只(zhī)是(shì)想(xiǎng)要(yào)根(gēn)據(jù)步驟完成(chéng)項目的(de)读(dú)者(zhě)朋友们(men)可(kě)以(yǐ)跳过(guò)此(cǐ)部(bù)分(fēn)，直(zhí)接進(jìn)入(rù)第(dì)五(wǔ)节(jié)中(zhōng)的(de)簡略版操作步驟分(fēn)享。
3.1 頂层接口(kǒu)
新建目录(lù)：D:mdy_bookpicture_new_borad，并在(zài)該目录(lù)中(zhōng)，新建一(yī)个(gè)名为(wèi)picture_new_borad.v的(de)文(wén)件(jiàn)。用(yòng)GVIM打(dǎ)開(kāi)後(hòu)開(kāi)始編写代(dài)碼，这(zhè)里(lǐ)再次(cì)強(qiáng)調，初学者(zhě)一(yī)定(dìng)要(yào)按照本(běn)書(shū)提(tí)供的(de)文(wén)件(jiàn)路(lù)徑以(yǐ)及(jí)文(wén)件(jiàn)名進(jìn)行設置，避免後(hòu)面(miàn)出(chū)現(xiàn)未知錯誤。
首先(xiān)来(lái)确定(dìng)頂层信(xìn)号(hào)，分(fēn)析設計(jì)目标(biāo)可(kě)知FPGA産生(shēng)VGA时(shí)序，即控制VGA_R4~R0、VGA_G5~G0、VGA_B4~B0、VGA_HSYNC和(hé)VGA_VSYNC從而(ér)使顯示器顯示图(tú)像。其中(zhōng)，FPGA可(kě)根(gēn)據(jù)时(shí)序産生(shēng)高(gāo)低電(diàn)平從而(ér)控制VGA_HSYNC和(hé)VGA_VSYNC。本(běn)設計(jì)中(zhōng)顯示的(de)一(yī)部(bù)分(fēn)是(shì)FPGA自(zì)身(shēn)可(kě)以(yǐ)産生(shēng)的(de)白色(sè)图(tú)像，另(lìng)一(yī)部(bù)分(fēn)的(de)LOGO图(tú)片(piàn)數據(jù)需要(yào)先(xiān)轉(zhuǎn)成(chéng)mif的(de)初始化(huà)文(wén)件(jiàn)，再利用(yòng)初始化(huà)文(wén)件(jiàn)生(shēng)成(chéng)ROM IP核，設計(jì)时(shí)例化(huà)此(cǐ)IP核，控制IP核的(de)地(dì)址從而(ér)读(dú)取(qǔ)到(dào)图(tú)片(piàn)數據(jù)。
在(zài)本(běn)工程設計(jì)中(zhōng)可(kě)以(yǐ)定(dìng)義輸出(chū)信(xìn)号(hào)hys表(biǎo)示行同(tóng)步，定(dìng)義輸出(chū)信(xìn)号(hào)vys表(biǎo)示场同(tóng)步，定(dìng)義一(yī)个(gè)16位的(de)信(xìn)号(hào)lcd_rgb用(yòng)于(yú)RGB輸出(chū)，其中(zhōng)lcd_rgb[15:11]表(biǎo)示VGA_R4~0、lcd_rgb[10:5]表(biǎo)示VGA_G5~0、lcd_rgb[4:0]表(biǎo)示VGA_B4~0。當然，設計(jì)中(zhōng)還(huán)需要(yào)时(shí)鐘(zhōng)信(xìn)号(hào)clk和(hé)複位信(xìn)号(hào)rst_n来(lái)進(jìn)行工程控制。
綜上(shàng)所(suǒ)述，本(běn)工程一(yī)共(gòng)需要(yào)五(wǔ)个(gè)信(xìn)号(hào)，时(shí)鐘(zhōng)信(xìn)号(hào)clk，複位信(xìn)号(hào)rst_n，场同(tóng)步信(xìn)号(hào)vys、行同(tóng)步信(xìn)号(hào)hys和(hé)RGB輸出(chū)信(xìn)号(hào)lcd_rgb。信(xìn)号(hào)與(yǔ)硬(yìng)件(jiàn)的(de)对(duì)應(yìng)關(guān)系(xì)如(rú)下(xià)表(biǎo)所(suǒ)示。
表(biǎo)3.11 –2 信(xìn)号(hào)和(hé)管(guǎn)脚關(guān)系(xì)
通(tòng)过(guò)以(yǐ)上(shàng)分(fēn)析写出(chū)頂层信(xìn)号(hào)代(dài)碼。将module的(de)名稱定(dìng)義为(wèi)picture_new_borad。已經(jīng)知道(dào)該模块(kuài)有(yǒu)五(wǔ)个(gè)信(xìn)号(hào)：clk、rst_n、lcd_hs、lcd_vs和(hé)lcd_rgb。将與(yǔ)外(wài)部(bù)相連(lián)接的(de)輸入(rù)/輸出(chū)信(xìn)号(hào)列出(chū)，從而(ér)实現(xiàn)信(xìn)号(hào)與(yǔ)管(guǎn)脚的(de)連(lián)接。具體(tǐ)頂层代(dài)碼如(rú)下(xià)：
随後(hòu)聲明(míng)信(xìn)号(hào)的(de)輸入(rù)輸出(chū)屬性(xìng)。这(zhè)里(lǐ)需要(yào)聲明(míng)这(zhè)一(yī)信(xìn)号(hào)对(duì)于(yú)FPGA来(lái)说(shuō)，屬于(yú)輸入(rù)信(xìn)号(hào)還(huán)是(shì)輸出(chū)信(xìn)号(hào)。如(rú)果(guǒ)是(shì)輸入(rù)信(xìn)号(hào)，則聲明(míng)其为(wèi)input，如(rú)果(guǒ)是(shì)輸出(chū)信(xìn)号(hào)，則聲明(míng)其为(wèi)ouput。在(zài)本(běn)設計(jì)中(zhōng)，由(yóu)于(yú)clk是(shì)外(wài)部(bù)的(de)晶振輸入(rù)給(gěi)FPGA的(de)，因(yīn)此(cǐ)在(zài)FPGA中(zhōng)clk是(shì)輸入(rù)信(xìn)号(hào)input；同(tóng)樣(yàng)地(dì)，rst_n是(shì)外(wài)部(bù)按鍵輸送給(gěi)FPGA的(de)，在(zài)FPGA中(zhōng)同(tóng)樣(yàng)为(wèi)輸入(rù)信(xìn)号(hào)input；lcd_hs、lcd_vs和(hé)lcd_rgb是(shì)FPGA輸出(chū)給(gěi)顯示器的(de)，因(yīn)此(cǐ)其为(wèi)輸出(chū)信(xìn)号(hào)output，并且其中(zhōng)clk、rst_n、lcd_hs、lcd_vs的(de)值都是(shì)0或(huò)者(zhě)1，用(yòng)一(yī)根(gēn)線(xiàn)表(biǎo)示即可(kě)，lcd_rgb位宽(kuān)为(wèi)16位。根(gēn)據(jù)以(yǐ)上(shàng)分(fēn)析補充輸入(rù)輸出(chū)端口(kǒu)定(dìng)義，其具體(tǐ)代(dài)碼如(rú)下(xià)：
分(fēn)析設計(jì)目标(biāo)可(kě)知，首先(xiān)需要(yào)設計(jì)行同(tóng)步信(xìn)号(hào)hys，其时(shí)序图(tú)表(biǎo)示如(rú)下(xià)：
图(tú)3.11-11VGA行同(tóng)步时(shí)序
根(gēn)據(jù)时(shí)序图(tú)可(kě)以(yǐ)看(kàn)到(dào)，hys就(jiù)是(shì)一(yī)个(gè)周期(qī)性(xìng)地(dì)高(gāo)低變(biàn)化(huà)的(de)脈沖。根(gēn)據(jù)設計(jì)目标(biāo)可(kě)知图(tú)像分(fēn)辨率選定(dìng)为(wèi)640*480，因(yīn)此(cǐ)使用(yòng)下(xià)表(biǎo)中(zhōng)的(de)640*480分(fēn)辨率的(de)相關(guān)參數。即同(tóng)步脈沖a的(de)时(shí)間(jiān)是(shì)96个(gè)基準时(shí)鐘(zhōng)，顯示後(hòu)沿b的(de)时(shí)間(jiān)是(shì)48个(gè)基準时(shí)鐘(zhōng)周期(qī)，顯示时(shí)序c的(de)时(shí)間(jiān)是(shì)640个(gè)基準时(shí)鐘(zhōng)，顯示前(qián)沿的(de)时(shí)間(jiān)是(shì)16个(gè)基準时(shí)鐘(zhōng)，共(gòng)計(jì)800个(gè)基準时(shí)鐘(zhōng)（800=96+48+640+16）。
表(biǎo)3.11 - 1 VGA常用(yòng)分(fēn)辨率
这(zhè)里(lǐ)需要(yào)注意(yì)，一(yī)个(gè)基準时(shí)鐘(zhōng)是(shì)40ns，而(ér)至(zhì)簡設計(jì)法開(kāi)發(fà)板的(de)时(shí)鐘(zhōng)周期(qī)是(shì)20ns，因(yīn)此(cǐ)基于(yú)至(zhì)簡設計(jì)法開(kāi)發(fà)板的(de)VGA工程設計(jì)中(zhōng)，采用(yòng)2个(gè)时(shí)鐘(zhōng)时(shí)間(jiān)代(dài)表(biǎo)一(yī)个(gè)基準时(shí)鐘(zhōng)时(shí)間(jiān)。在(zài)图(tú)中(zhōng)補充对(duì)應(yìng)的(de)时(shí)間(jiān)信(xìn)息，带(dài)有(yǒu)时(shí)間(jiān)信(xìn)息的(de)时(shí)序图(tú)如(rú)下(xià)：
图(tú)3.11-12带(dài)时(shí)間(jiān)信(xìn)息的(de)VGA行同(tóng)步时(shí)序
根(gēn)據(jù)至(zhì)簡設計(jì)法的(de)理論，分(fēn)析波(bō)形图(tú)和(hé)設計(jì)目标(biāo)可(kě)以(yǐ)得到(dào)本(běn)設計(jì)的(de)計(jì)數器架構：本(běn)設計(jì)需要(yào)使用(yòng)2个(gè)計(jì)數器，其中(zhōng)一(yī)个(gè)計(jì)數器cnt0用(yòng)来(lái)計(jì)數基準时(shí)間(jiān)，另(lìng)一(yī)个(gè)計(jì)數器cnt1用(yòng)来(lái)計(jì)數hys的(de)行长度(dù)。
先(xiān)来(lái)讨論用(yòng)于(yú)計(jì)數基準时(shí)間(jiān)的(de)cnt0。至(zhì)簡設計(jì)法的(de)計(jì)數器只(zhī)考慮两(liǎng)个(gè)因(yīn)素：加1条(tiáo)件(jiàn)和(hé)計(jì)數數量(liàng)，只(zhī)要(yào)可(kě)以(yǐ)确定(dìng)相應(yìng)邏輯，就(jiù)能(néng)完成(chéng)計(jì)數器代(dài)碼設計(jì)。首先(xiān)确定(dìng)計(jì)數器cnt0的(de)加1条(tiáo)件(jiàn)：由(yóu)于(yú)該計(jì)數器在(zài)不(bù)停地(dì)計(jì)數，永遠(yuǎn)不(bù)停止，因(yīn)此(cǐ)可(kě)以(yǐ)認为(wèi)其加1条(tiáo)件(jiàn)是(shì)始終(zhōng)有(yǒu)效的(de)，可(kě)写成(chéng)：assign add_cnt0==1。
这(zhè)里(lǐ)可(kě)能(néng)会(huì)有(yǒu)读(dú)者(zhě)会(huì)提(tí)出(chū)疑問(wèn)：加1条(tiáo)件(jiàn)的(de)概念是(shì)什麼(me)？这(zhè)里(lǐ)以(yǐ)停車位来(lái)進(jìn)行比喻，一(yī)般情(qíng)況下(xià)对(duì)每个(gè)停車位置会(huì)進(jìn)行对(duì)應(yìng)編号(hào)，但是(shì)如(rú)果(guǒ)某个(gè)位置上(shàng)放(fàng)置了(le)一(yī)块(kuài)石(dàn)头(tóu)无法作为(wèi)停車位时(shí)，該位置就(jiù)不(bù)能(néng)獲得对(duì)應(yìng)的(de)編号(hào)。反(fǎn)之則可(kě)以(yǐ)認为(wèi)停車位編号(hào)的(de)加1条(tiáo)件(jiàn)就(jiù)是(shì)：对(duì)應(yìng)位置上(shàng)沒(méi)有(yǒu)石(dàn)头(tóu)，其可(kě)以(yǐ)繼續的(de)進(jìn)行編号(hào)，即assign add_cnt0 = “沒(méi)有(yǒu)石(dàn)头(tóu)”。因(yīn)此(cǐ)如(rú)果(guǒ)在(zài)設計(jì)中(zhōng)計(jì)數器一(yī)直(zhí)沒(méi)有(yǒu)阻礙地(dì)進(jìn)行計(jì)數工作，就(jiù)可(kě)以(yǐ)認为(wèi)加1条(tiáo)件(jiàn)是(shì)一(yī)直(zhí)有(yǒu)效的(de)。
接下(xià)来(lái)确定(dìng)計(jì)數器cnt0的(de)計(jì)數數量(liàng)，前(qián)文(wén)分(fēn)析中(zhōng)可(kě)知2个(gè)时(shí)鐘(zhōng)周期(qī)等于(yú)1个(gè)基準时(shí)鐘(zhōng)，因(yīn)此(cǐ)計(jì)數器cnt0的(de)計(jì)數數量(liàng)是(shì)2。
确定(dìng)好(hǎo)了(le)加1条(tiáo)件(jiàn)和(hé)計(jì)數數量(liàng)後(hòu)開(kāi)始進(jìn)行代(dài)碼編写。相信(xìn)各(gè)位往常都是(shì)一(yī)行行輸入(rù)代(dài)碼，但是(shì)至(zhì)簡設計(jì)法有(yǒu)一(yī)个(gè)小技巧，可(kě)以(yǐ)为(wèi)大家(jiā)編写代(dài)碼省(shěng)去(qù)不(bù)少(shǎo)时(shí)間(jiān)，并且一(yī)定(dìng)程度(dù)上(shàng)降低了(le)代(dài)碼的(de)出(chū)錯率。至(zhì)簡設計(jì)法将日(rì)常代(dài)碼中(zhōng)常用(yòng)到(dào)的(de)固定(dìng)部(bù)分(fēn)做成(chéng)了(le)模板，進(jìn)行代(dài)碼編程时(shí)可(kě)以(yǐ)調用(yòng)相應(yìng)模板後(hòu)根(gēn)據(jù)邏輯輸入(rù)对(duì)應(yìng)設計(jì)的(de)變(biàn)量(liàng)将代(dài)碼補充完整。这(zhè)里(lǐ)就(jiù)可(kě)以(yǐ)用(yòng)模板編写計(jì)數器代(dài)碼，感(gǎn)受一(yī)下(xià)这(zhè)个(gè)炫酷的(de)功能(néng)。
在(zài)命令模式下(xià)輸入(rù)“:Mdyjsq”，點(diǎn)擊回(huí)車，就(jiù)調出(chū)了(le)对(duì)應(yìng)模板，如(rú)下(xià)图(tú)所(suǒ)示。随後(hòu)再将本(běn)案(àn)例中(zhōng)的(de)變(biàn)量(liàng)填到(dào)模板里(lǐ)面(miàn)，就(jiù)可(kě)以(yǐ)得到(dào)完整正(zhèng)确的(de)計(jì)數器代(dài)碼。
图(tú)3.11-13至(zhì)簡設計(jì)法調用(yòng)計(jì)數器代(dài)碼模板
補充完整後(hòu)得到(dào)計(jì)數基準时(shí)間(jiān)的(de)計(jì)數器cnt0代(dài)碼如(rú)下(xià)所(suǒ)示：
接着讨論用(yòng)于(yú)計(jì)數hys长度(dù)的(de)計(jì)數器cnt1。根(gēn)據(jù)設計(jì)目标(biāo)可(kě)以(yǐ)知道(dào)一(yī)行占有(yǒu)800个(gè)基準时(shí)鐘(zhōng)，因(yīn)此(cǐ)其計(jì)數數量(liàng)为(wèi)800。前(qián)文(wén)設計(jì)中(zhōng)已經(jīng)确定(dìng)了(le)一(yī)个(gè)基準时(shí)鐘(zhōng)可(kě)以(yǐ)用(yòng)end_cnt0表(biǎo)示，因(yīn)此(cǐ)計(jì)數器cnt1的(de)加1条(tiáo)件(jiàn)为(wèi)“end_cnt0”，可(kě)写成(chéng)：assign add_cnt1 = end_cnt0。此(cǐ)时(shí)繼續調用(yòng)至(zhì)簡設計(jì)法模板，在(zài)命令模式下(xià)輸入(rù)“:Mdyjsq”後(hòu)點(diǎn)擊回(huí)車，調出(chū)对(duì)應(yìng)模板并将“add_cnt1”和(hé)“end_cnt1”補充完整，得到(dào)該計(jì)數器的(de)代(dài)碼如(rú)下(xià)：
确定(dìng)了(le)計(jì)數器cnt0和(hé)cnt1後(hòu)hys信(xìn)号(hào)的(de)設計(jì)就(jiù)有(yǒu)了(le)对(duì)齊的(de)对(duì)象(xiàng)。從时(shí)序图(tú)可(kě)以(yǐ)發(fà)現(xiàn)，hys有(yǒu)两(liǎng)个(gè)變(biàn)化(huà)點(diǎn)，一(yī)个(gè)是(shì)cnt1數到(dào)96个(gè)基準时(shí)鐘(zhōng)时(shí)，同(tóng)步脈沖a結束(shù)，信(xìn)号(hào)由(yóu)0變(biàn)1出(chū)現(xiàn)一(yī)个(gè)上(shàng)升(shēng)沿；另(lìng)一(yī)个(gè)是(shì)當cnt1數到(dào)800个(gè)基準时(shí)鐘(zhōng)时(shí)，信(xìn)号(hào)由(yóu)1變(biàn)0出(chū)現(xiàn)下(xià)降沿。下(xià)面(miàn)将其翻譯成(chéng)代(dài)碼，在(zài)編輯模式下(xià)輸入(rù)“Shixu2”，調用(yòng)至(zhì)簡設計(jì)法模板，然後(hòu)将模板補充完整後(hòu)得到(dào)场同(tóng)步信(xìn)号(hào)的(de)代(dài)碼如(rú)下(xià)：
接下(xià)来(lái)讨論vys信(xìn)号(hào)的(de)設計(jì)。根(gēn)據(jù)設計(jì)目标(biāo)可(kě)以(yǐ)得到(dào)VGA场同(tóng)步信(xìn)号(hào)的(de)时(shí)序图(tú)如(rú)下(xià)所(suǒ)示：
图(tú)3.11-14VGA场同(tóng)步时(shí)序
可(kě)以(yǐ)看(kàn)出(chū)vys就(jiù)是(shì)一(yī)个(gè)周期(qī)性(xìng)地(dì)進(jìn)行高(gāo)低變(biàn)化(huà)的(de)脈沖。本(běn)設計(jì)中(zhōng)图(tú)像分(fēn)辨率選定(dìng)为(wèi)640*480，因(yīn)此(cǐ)使用(yòng)表(biǎo)3.10- 1中(zhōng)的(de)640*480分(fēn)辨率的(de)相應(yìng)參數。查詢表(biǎo)可(kě)知：同(tóng)步脈沖a的(de)时(shí)間(jiān)是(shì)2行，顯示後(hòu)沿b的(de)时(shí)間(jiān)是(shì)33行，顯示时(shí)序c的(de)时(shí)間(jiān)是(shì)480行，顯示前(qián)沿的(de)时(shí)間(jiān)是(shì)10行，共(gòng)計(jì)525行。此(cǐ)处需要(yào)注意(yì)行的(de)單位为(wèi)“基準时(shí)鐘(zhōng)”，前(qián)文(wén)設計(jì)中(zhōng)已經(jīng)使用(yòng)計(jì)數器cnt0表(biǎo)示一(yī)个(gè)基準时(shí)鐘(zhōng)，cnt1表(biǎo)示一(yī)行；场同(tóng)步信(xìn)号(hào)是(shì)的(de)單位是(shì)“行”，因(yīn)此(cǐ)設計(jì)中(zhōng)可(kě)以(yǐ)使用(yòng)cnt1来(lái)輔助表(biǎo)示场同(tóng)步信(xìn)号(hào)，即cnt1計(jì)數結束(shù)則代(dài)表(biǎo)一(yī)“行”結束(shù)。
在(zài)场同(tóng)步信(xìn)号(hào)中(zhōng)補充时(shí)間(jiān)信(xìn)息，得到(dào)带(dài)有(yǒu)时(shí)間(jiān)信(xìn)息的(de)时(shí)序图(tú)如(rú)下(xià)所(suǒ)示。
图(tú)3.11-15带(dài)时(shí)間(jiān)信(xìn)息的(de)VGA场同(tóng)步时(shí)序
分(fēn)析时(shí)序图(tú)可(kě)以(yǐ)發(fà)現(xiàn)若要(yào)産生(shēng)这(zhè)一(yī)时(shí)序還(huán)需要(yào)另(lìng)1个(gè)計(jì)數器，可(kě)将産生(shēng)这(zhè)一(yī)时(shí)序的(de)計(jì)數器命名为(wèi)cnt2。前(qián)文(wén)強(qiáng)調过(guò)vys的(de)單位是(shì)行，而(ér)該計(jì)數器是(shì)用(yòng)来(lái)計(jì)數行的(de)數量(liàng)，因(yīn)此(cǐ)其加1条(tiáo)件(jiàn)就(jiù)是(shì)一(yī)行結束(shù)。前(qián)文(wén)中(zhōng)使用(yòng)cnt1来(lái)計(jì)數一(yī)行，因(yīn)此(cǐ)計(jì)數器cnt2的(de)加1条(tiáo)件(jiàn)一(yī)行結束(shù)即“end_cnt1”，可(kě)写成(chéng)：assign add_cnt2 = end_cnt1。分(fēn)析上(shàng)面(miàn)的(de)时(shí)序图(tú)可(kě)以(yǐ)知道(dào)，該計(jì)數器的(de)計(jì)數數量(liàng)为(wèi)525。下(xià)面(miàn)繼續調用(yòng)至(zhì)簡設計(jì)法模板将其翻譯为(wèi)代(dài)碼表(biǎo)示，在(zài)命令模式下(xià)輸入(rù)“:Mdyjsq”，點(diǎn)擊回(huí)車，調出(chū)对(duì)應(yìng)模板後(hòu)将“add_cnt1”和(hé)“end_cnt1”補充完整，得到(dào)該計(jì)數器的(de)代(dài)碼如(rú)下(xià)：
确定(dìng)了(le)計(jì)數器cnt2，則vys信(xìn)号(hào)的(de)設計(jì)就(jiù)有(yǒu)了(le)对(duì)齊的(de)对(duì)象(xiàng)。從时(shí)序图(tú)可(kě)以(yǐ)發(fà)現(xiàn)：vys有(yǒu)两(liǎng)个(gè)變(biàn)化(huà)點(diǎn)，一(yī)个(gè)是(shì)cnt2數到(dào)2个(gè)时(shí)，信(xìn)号(hào)值由(yóu)0變(biàn)1；另(lìng)一(yī)个(gè)是(shì)當cnt2數到(dào)525个(gè)时(shí)，信(xìn)号(hào)值由(yóu)1變(biàn)0。下(xià)面(miàn)将vys信(xìn)号(hào)翻譯成(chéng)代(dài)碼，在(zài)編輯模式下(xià)輸入(rù)“Shixu2”調用(yòng)至(zhì)簡設計(jì)法模板後(hòu)将其補充完整，得到(dào)场同(tóng)步信(xìn)号(hào)的(de)代(dài)碼如(rú)下(xià)：
图(tú)3.11-16VGA顯示图(tú)片(piàn)區(qū)域
最(zuì)後(hòu)還(huán)需要(yào)完成(chéng)lcd_rgb信(xìn)号(hào)的(de)設計(jì)。從設計(jì)目标(biāo)可(kě)知要(yào)在(zài)顯示器中(zhōng)一(yī)共(gòng)要(yào)完成(chéng)两(liǎng)種(zhǒng)方(fāng)式的(de)顯示。如(rú)上(shàng)图(tú)所(suǒ)示，顯示器需要(yào)顯示一(yī)幅外(wài)部(bù)輸入(rù)的(de)图(tú)片(piàn)，其他(tā)區(qū)域顯示为(wèi)白色(sè)。外(wài)部(bù)輸入(rù)图(tú)片(piàn)大小为(wèi)120*55，以(yǐ)屏幕最(zuì)中(zhōng)心(xīn)为(wèi)中(zhōng)間(jiān)點(diǎn)，中(zhōng)心(xīn)點(diǎn)左(zuǒ)方(fāng)和(hé)右(yòu)方(fāng)均为(wèi)120/2=60列，上(shàng)方(fāng)55/2≈27行，下(xià)方(fāng)55-27=28行，这(zhè)一(yī)範圍是(shì)顯示图(tú)像數據(jù)的(de)區(qū)域，而(ér)在(zài)其它(tā)區(qū)域內(nèi)直(zhí)接顯示白色(sè)，这(zhè)时(shí)lcd_rgb等于(yú)16’b11111_111111_11111。这(zhè)里(lǐ)一(yī)定(dìng)要(yào)注意(yì)，設計(jì)目标(biāo)需要(yào)在(zài)“顯示區(qū)域”才能(néng)進(jìn)行顔色(sè)賦值，在(zài)非(fēi)顯示區(qū)域，将lcd_rgb的(de)值要(yào)为(wèi)0。
确定(dìng)VGA背景的(de)講解(jiě)部(bù)分(fēn)有(yǒu)说(shuō)明(míng)过(guò)顯示區(qū)域如(rú)何确定(dìng)，场同(tóng)步信(xìn)号(hào)处于(yú)顯示區(qū)域且行同(tóng)步信(xìn)号(hào)也(yě)处于(yú)顯示區(qū)域时(shí)才是(shì)真(zhēn)正(zhèng)的(de)顯示區(qū)域，而(ér)其他(tā)區(qū)域中(zhōng)紅(hóng)、綠(lǜ)、藍(lán)基色(sè)都應(yìng)賦值为(wèi)低電(diàn)平时(shí)，從而(ér)实現(xiàn)VGA顔色(sè)顯示。結合VGA时(shí)序可(kě)以(yǐ)知道(dào)行同(tóng)步信(xìn)号(hào)的(de)顯示區(qū)域为(wèi)同(tóng)步脈沖和(hé)顯示後(hòu)沿之後(hòu)，并且在(zài)顯示前(qián)沿之前(qián)，轉(zhuǎn)化(huà)为(wèi)代(dài)碼表(biǎo)示即为(wèi)cnt1>=（96+48）&&cnt1<（96+48+640）；场同(tóng)步信(xìn)号(hào)的(de)顯示區(qū)域也(yě)为(wèi)同(tóng)步脈沖和(hé)顯示後(hòu)沿之後(hòu)，且在(zài)顯示前(qián)沿之前(qián)，轉(zhuǎn)化(huà)为(wèi)代(dài)碼表(biǎo)示即为(wèi)cnt2>=(2+33) &&cnt2<（2+33+480）。行同(tóng)步信(xìn)号(hào)和(hé)场同(tóng)步信(xìn)号(hào)同(tóng)时(shí)处于(yú)顯示區(qū)域才是(shì)顯示器的(de)实際顯示區(qū)域，因(yīn)此(cǐ)顯示器顯示區(qū)域轉(zhuǎn)化(huà)为(wèi)代(dài)碼表(biǎo)示即为(wèi)(cnt1>=（96+48）&&cnt1<（96+48+640）)，并且(cnt2>=(2+33) &&cnt2<（2+33+480）)。
通(tòng)过(guò)前(qián)文(wén)分(fēn)析可(kě)知图(tú)片(piàn)的(de)顯示區(qū)域为(wèi)中(zhōng)間(jiān)點(diǎn)左(zuǒ)方(fāng)60列，右(yòu)方(fāng)60列，上(shàng)方(fāng)27行，下(xià)方(fāng)28行。确定(dìng)顯示區(qū)域後(hòu)可(kě)以(yǐ)得到(dào)：
顯示區(qū)域：其中(zhōng)間(jiān)點(diǎn)为(wèi)cnt1=96+48+640/2=464，cnt2=2+33+480/2=275，因(yīn)而(ér)可(kě)以(yǐ)确定(dìng)图(tú)片(piàn)區(qū)域的(de)範圍，轉(zhuǎn)化(huà)为(wèi)代(dài)碼表(biǎo)示即(cnt1>=（96+48+320-60）&&cnt1<（96+48+320+60）)，并且(cnt2>=(2+33+240-27) &&cnt2<（2+33+240+28）)。
白色(sè)區(qū)域：在(zài)顯示區(qū)域中(zhōng)，非(fēi)图(tú)片(piàn)區(qū)域的(de)就(jiù)是(shì)白色(sè)區(qū)域，此(cǐ)时(shí)lcd_rgb輸出(chū)“16’b11111_111111_11111”；
非(fēi)顯示區(qū)域：顯示區(qū)域之外(wài)的(de)就(jiù)是(shì)非(fēi)顯示區(qū)域，非(fēi)顯示區(qū)域lcd_rgb要(yào)为(wèi)低電(diàn)平，即輸出(chū)“16’b0”。
綜上(shàng)所(suǒ)述，可(kě)以(yǐ)設計(jì)幾(jǐ)个(gè)信(xìn)号(hào)来(lái)表(biǎo)示这(zhè)些區(qū)域，定(dìng)義顯示區(qū)域用(yòng)valid_area=1表(biǎo)示，图(tú)片(piàn)區(qū)域用(yòng)rom_area=1表(biǎo)示。可(kě)得到(dào)代(dài)碼如(rú)下(xià)：
确定(dìng)了(le)rom_area和(hé)valid_area後(hòu)，lcd_rgb的(de)設計(jì)非(fēi)常容易。通(tòng)过(guò)前(qián)文(wén)分(fēn)析可(kě)知：在(zài)顯示區(qū)域（valid_area=1）中(zhōng)的(de)图(tú)片(piàn)區(qū)域（rom_area=1），lcd_rgb輸出(chū)为(wèi)图(tú)片(piàn)的(de)像素值。有(yǒu)读(dú)者(zhě)此(cǐ)时(shí)可(kě)能(néng)会(huì)有(yǒu)疑問(wèn)：图(tú)片(piàn)的(de)像素值從哪里(lǐ)来(lái)呢？在(zài)第(dì)一(yī)节(jié)中(zhōng)講解(jiě)了(le)可(kě)以(yǐ)将图(tú)片(piàn)數據(jù)轉(zhuǎn)換为(wèi)mif的(de)初始化(huà)文(wén)件(jiàn)并利用(yòng)該初始化(huà)文(wén)件(jiàn)生(shēng)成(chéng)ROM IP核，通(tòng)过(guò)控制該ROMIP核的(de)地(dì)址就(jiù)能(néng)读(dú)取(qǔ)到(dào)图(tú)片(piàn)數據(jù)。下(xià)面(miàn)将具體(tǐ)介紹其操作方(fāng)法。
首先(xiān)将該ROM例化(huà)，所(suǒ)謂IP核的(de)例化(huà)，就(jiù)是(shì)将IP核的(de)接口(kǒu)與(yǔ)工程進(jìn)行連(lián)接。舉个(gè)例子，現(xiàn)在(zài)要(yào)在(zài)一(yī)台(tái)電(diàn)視機(jī)內(nèi)部(bù)要(yào)安(ān)裝(zhuāng)一(yī)个(gè)電(diàn)路(lù)板。電(diàn)路(lù)板上(shàng)的(de)接口(kǒu)有(yǒu)address、clock和(hé)q。同(tóng)樣(yàng)電(diàn)視機(jī)里(lǐ)面(miàn)有(yǒu)三(sān)種(zhǒng)線(xiàn)，分(fēn)别是(shì)rom_addr，clk和(hé)rom_data。需要(yào)把rom_addr插到(dào)電(diàn)路(lù)板address接口(kǒu)上(shàng)，把clk插到(dào)電(diàn)路(lù)板的(de)clock接口(kǒu)上(shàng)，把rom_data插到(dào)電(diàn)路(lù)板的(de)q接口(kǒu)上(shàng)才能(néng)完成(chéng)了(le)安(ān)裝(zhuāng)。同(tóng)樣(yàng)地(dì)，在(zài)rom1內(nèi)部(bù)有(yǒu)三(sān)个(gè)信(xìn)号(hào)分(fēn)别是(shì)address、clock和(hé)q；因(yīn)此(cǐ)VGA驅動(dòng)模块(kuài)也(yě)有(yǒu)对(duì)應(yìng)的(de)三(sān)个(gè)信(xìn)号(hào)rom_addr、clk和(hé)rom_data。例化(huà)就(jiù)是(shì)将rom1的(de)信(xìn)号(hào)address連(lián)到(dào)VGA驅動(dòng)模块(kuài)的(de)rom_addr信(xìn)号(hào)上(shàng)；将rom1的(de)信(xìn)号(hào)clock連(lián)到(dào)VGA驅動(dòng)模块(kuài)的(de)clk信(xìn)号(hào)上(shàng)；将rom1的(de)信(xìn)号(hào)q連(lián)到(dào)VGA驅動(dòng)模块(kuài)的(de)rom_data信(xìn)号(hào)上(shàng)。
在(zài)本(běn)設計(jì)中(zhōng)例化(huà)IP核的(de)代(dài)碼如(rú)下(xià)：
前(qián)文(wén)中(zhōng)講解(jiě)过(guò)可(kě)以(yǐ)通(tòng)过(guò)控制ROM的(de)地(dì)址令ROM輸出(chū)对(duì)應(yìng)地(dì)址的(de)數據(jù)。ROM輸出(chū)的(de)信(xìn)号(hào)是(shì)rom_data，因(yīn)此(cǐ)在(zài)顯示區(qū)域（valid_area=1）中(zhōng)的(de)图(tú)片(piàn)區(qū)域（rom_area=1），lcd_rgb輸出(chū)图(tú)片(piàn)的(de)像素值，也(yě)就(jiù)是(shì)rom_data的(de)值，即當rom_area=1时(shí)，lcd_rgb=rom_data。
在(zài)顯示區(qū)域（valid_area=1）中(zhōng)的(de)非(fēi)图(tú)片(piàn)區(qū)域（rom_area=0），lcd_rgb輸出(chū)白色(sè)16’h11111_111111_11111。
綜上(shàng)所(suǒ)述，lcd_rgb信(xìn)号(hào)設計(jì)代(dài)碼如(rú)下(xià)：
最(zuì)後(hòu)来(lái)設計(jì)控制地(dì)址的(de)rom_addr信(xìn)号(hào)。下(xià)表(biǎo)是(shì)本(běn)設計(jì)中(zhōng)cnt1和(hé)cnt2对(duì)應(yìng)的(de)rom_addr值，可(kě)以(yǐ)得出(chū)rom_addr與(yǔ)cnt1和(hé)cnt2的(de)關(guān)系(xì)，即rom_addr = (cnt1-96-48-320+60) + 120*(cnt2-2-33-240+27)。
表(biǎo)3.11- 3 cnt1和(hé)cnt2对(duì)應(yìng)的(de)rom_addr值
需要(yào)注意(yì)的(de)是(shì)ROM的(de)时(shí)序中(zhōng)，rom_data会(huì)比rom_addr滞後(hòu)一(yī)个(gè)时(shí)鐘(zhōng)，如(rú)下(xià)图(tú)所(suǒ)示。下(xià)面(miàn)請同(tóng)学们(men)来(lái)思(sī)考一(yī)下(xià)这(zhè)樣(yàng)会(huì)出(chū)現(xiàn)什麼(me)問(wèn)題(tí)呢？
图(tú)3.11-17ROM时(shí)序問(wèn)題(tí)
在(zài)这(zhè)種(zhǒng)情(qíng)況下(xià)，當cnt1=404并且cnt2=248时(shí)的(de)位置为(wèi)图(tú)片(piàn)的(de)第(dì)一(yī)个(gè)像素點(diǎn)。由(yóu)于(yú)rom_addr是(shì)由(yóu)組合邏輯産生(shēng)的(de)，所(suǒ)以(yǐ)在(zài)第(dì)6个(gè)时(shí)鐘(zhōng)时(shí)rom_addr的(de)值为(wèi)0，但地(dì)址0所(suǒ)对(duì)應(yìng)的(de)像素值在(zài)第(dì)7个(gè)时(shí)鐘(zhōng)时(shí)才会(huì)在(zài)rom_data輸出(chū)。由(yóu)于(yú)lcd_rgb是(shì)时(shí)序産生(shēng)的(de)，它(tā)在(zài)第(dì)7个(gè)时(shí)鐘(zhōng)上(shàng)升(shēng)沿，才会(huì)采樣(yàng)rom_data的(de)值并輸出(chū)，可(kě)以(yǐ)看(kàn)出(chū)此(cǐ)时(shí)lcd_rgb并不(bù)是(shì)輸出(chū)地(dì)址0所(suǒ)对(duì)應(yìng)的(de)像素值。
在(zài)設計(jì)中(zhōng)遇到(dào)此(cǐ)種(zhǒng)問(wèn)題(tí)时(shí)，就(jiù)需要(yào)進(jìn)行时(shí)序調整。此(cǐ)时(shí)，最(zuì)簡單的(de)辦(bàn)法是(shì)調整rom_addr的(de)时(shí)序，讓它(tā)提(tí)前(qián)一(yī)个(gè)时(shí)鐘(zhōng)産生(shēng)，而(ér)其它(tā)信(xìn)号(hào)保持(chí)不(bù)變(biàn)。更(gèng)新後(hòu)的(de)波(bō)形如(rú)下(xià)图(tú)所(suǒ)示：
图(tú)3.11-18調整ROM相關(guān)时(shí)序
調整前(qián)，當cnt1=404时(shí)rom_addr的(de)值为(wèi)0，調整rom_addr将其提(tí)前(qián)一(yī)个(gè)时(shí)鐘(zhōng)後(hòu)，變(biàn)为(wèi)當cnt1=403时(shí)，rom_addr就(jiù)为(wèi)0，從而(ér)使得rom_data也(yě)提(tí)前(qián)了(le)一(yī)个(gè)时(shí)鐘(zhōng)，这(zhè)樣(yàng)一(yī)来(lái)就(jiù)完美的(de)解(jiě)決了(le)时(shí)鐘(zhōng)滞後(hòu)的(de)問(wèn)題(tí)。
因(yīn)此(cǐ)rom_addr所(suǒ)对(duì)應(yìng)的(de)代(dài)碼如(rú)下(xià)：
至(zhì)此(cǐ)，主(zhǔ)體(tǐ)程序已經(jīng)完成(chéng)。
3.3 信(xìn)号(hào)定(dìng)義
接下(xià)来(lái)将module補充完整，首先(xiān)来(lái)定(dìng)義信(xìn)号(hào)類(lèi)型。再次(cì)強(qiáng)調，在(zài)進(jìn)行reg和(hé)wire的(de)判斷的(de)时(shí)候，總(zǒng)容易存在(zài)多(duō)餘的(de)聯想(xiǎng)，比如(rú)認为(wèi)reg就(jiù)是(shì)寄存器，wire是(shì)線(xiàn)；或(huò)者(zhě)認为(wèi)reg会(huì)綜合成(chéng)寄存器，wire不(bù)会(huì)綜合成(chéng)寄存器。但是(shì)这(zhè)些其实和(hé)reg型還(huán)是(shì)wire型的(de)确定(dìng)都并无關(guān)系(xì)，在(zài)進(jìn)行信(xìn)号(hào)類(lèi)型的(de)判斷时(shí)不(bù)需要(yào)做任何的(de)聯想(xiǎng)，只(zhī)要(yào)記(jì)住一(yī)个(gè)規則“用(yòng)always实現(xiàn)的(de)是(shì)reg型，其他(tā)都是(shì)wire型”就(jiù)可(kě)以(yǐ)了(le)。
cnt0是(shì)用(yòng)always産生(shēng)的(de)信(xìn)号(hào)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。cnt0計(jì)數的(de)最(zuì)大值为(wèi)1，需要(yào)用(yòng)1根(gēn)線(xiàn)表(biǎo)示，即位宽(kuān)是(shì)1位。
add_cnt0和(hé)end_cnt0都是(shì)用(yòng)assign方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。其值是(shì)0或(huò)者(zhě)1，用(yòng)1根(gēn)線(xiàn)表(biǎo)示即可(kě)，即位宽(kuān)为(wèi)1。
打(dǎ)開(kāi)GVIM，在(zài)編輯模式下(xià)輸入(rù)“Reg1”“Wire1”可(kě)調用(yòng)至(zhì)簡設計(jì)法相應(yìng)模板，補充完整後(hòu)得到(dào)代(dài)碼如(rú)下(xià)：
cnt1是(shì)用(yòng)always産生(shēng)的(de)信(xìn)号(hào)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。cnt1計(jì)數的(de)最(zuì)大值为(wèi)800，那(nà)如(rú)何确定(dìng)該值对(duì)應(yìng)的(de)位宽(kuān)是(shì)多(duō)少(shǎo)呢？至(zhì)簡設計(jì)法在(zài)这(zhè)里(lǐ)分(fēn)享一(yī)个(gè)非(fēi)常实用(yòng)的(de)技巧，打(dǎ)開(kāi)計(jì)算器，點(diǎn)擊“查看(kàn)”，選擇“程序員”模式，在(zài)“十(shí)進(jìn)制”下(xià)将信(xìn)号(hào)值輸入(rù)進(jìn)去(qù)，就(jiù)会(huì)獲得对(duì)應(yìng)的(de)信(xìn)号(hào)位宽(kuān)。利用(yòng)这(zhè)一(yī)方(fāng)法将cnt1的(de)最(zuì)大計(jì)數器800輸入(rù)到(dào)計(jì)算器中(zhōng)，如(rú)下(xià)图(tú)所(suǒ)示，可(kě)以(yǐ)看(kàn)出(chū)其位宽(kuān)为(wèi)10。本(běn)設計(jì)的(de)數位比較小，这(zhè)種(zhǒng)方(fāng)法在(zài)後(hòu)續遇到(dào)比較大的(de)數字(zì)时(shí)会(huì)方(fāng)便很多(duō)，也(yě)不(bù)容易出(chū)錯。
图(tú)3.11-19通(tòng)过(guò)計(jì)算器獲取(qǔ)信(xìn)号(hào)位宽(kuān)
add_cnt1和(hé)end_cnt1都是(shì)用(yòng)assign方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire，并且其值是(shì)0或(huò)者(zhě)1，用(yòng)1根(gēn)線(xiàn)表(biǎo)示即可(kě)。編輯模式下(xià)輸入(rù)“Wire1”調用(yòng)至(zhì)簡設計(jì)法模板，補充完整後(hòu)得到(dào)cnt1、add_cnt1和(hé)end_cnt1的(de)代(dài)碼如(rú)下(xià)：
cnt2是(shì)用(yòng)always産生(shēng)的(de)信(xìn)号(hào)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。cnt2計(jì)數的(de)最(zuì)大值为(wèi)525，需要(yào)用(yòng)10根(gēn)線(xiàn)表(biǎo)示，即位宽(kuān)是(shì)10位。
add_cnt2和(hé)end_cnt2都是(shì)用(yòng)assign方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。并且其值是(shì)0或(huò)者(zhě)1，用(yòng)1根(gēn)線(xiàn)表(biǎo)示即可(kě)。編輯模式下(xià)輸入(rù)“Wire1”調用(yòng)至(zhì)簡設計(jì)法模板，補充完整後(hòu)得到(dào)cnt2、add_cnt2和(hé)end_cnt2的(de)代(dài)碼如(rú)下(xià)：
lcd_rgb是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。其位宽(kuān)是(shì)16位，16根(gēn)線(xiàn)表(biǎo)示即可(kě)。編輯模式下(xià)輸入(rù)“Reg16”調用(yòng)至(zhì)簡設計(jì)法模板，補充完整後(hòu)得到(dào)代(dài)碼如(rú)下(xià)：
hys和(hé)vys是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。并且其值是(shì)0或(huò)1，需要(yào)1根(gēn)線(xiàn)表(biǎo)示即可(kě)。編輯模式下(xià)輸入(rù)“Reg1”調用(yòng)至(zhì)簡設計(jì)法模板，補充完整後(hòu)得到(dào)代(dài)碼如(rú)下(xià)：
valid_area和(hé)rom_area是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。并且其值是(shì)0或(huò)1，用(yòng)一(yī)根(gēn)線(xiàn)表(biǎo)示即可(kě)。編輯模式下(xià)輸入(rù)“Reg1”調用(yòng)至(zhì)簡設計(jì)法模板，補充完整後(hòu)得到(dào)代(dài)碼如(rú)下(xià)：
rom_addr是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。其表(biǎo)示範圍是(shì)0~6599，最(zuì)大值为(wèi)6599，使用(yòng)計(jì)算器得出(chū)需要(yào)13根(gēn)線(xiàn)表(biǎo)示，即位宽(kuān)为(wèi)13位，因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：
rom_data是(shì)例化(huà)模块(kuài)的(de)輸出(chū)，不(bù)是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。其位宽(kuān)为(wèi)16位，需要(yào)16根(gēn)線(xiàn)表(biǎo)示，編輯模式下(xià)輸入(rù)“Reg16”調用(yòng)至(zhì)簡設計(jì)法模板，補充完整後(hòu)得到(dào)代(dài)碼如(rú)下(xià)：
至(zhì)此(cǐ)，整个(gè)代(dài)碼的(de)設計(jì)工作已經(jīng)完成(chéng)。回(huí)顧一(yī)下(xià)本(běn)工程的(de)整个(gè)代(dài)碼設計(jì)，可(kě)以(yǐ)發(fà)現(xiàn)一(yī)共(gòng)需要(yào)3个(gè)計(jì)數器，这(zhè)里(lǐ)同(tóng)樣(yàng)分(fēn)享一(yī)个(gè)至(zhì)簡設計(jì)法代(dài)碼模板，在(zài)“GVIM”中(zhōng)使用(yòng)快(kuài)捷命令“Jsq3”可(kě)以(yǐ)調出(chū)3个(gè)計(jì)數器的(de)模板，調出(chū)的(de)“Jsq3”模板如(rú)下(xià)图(tú)所(suǒ)示，補充完整後(hòu)可(kě)以(yǐ)得到(dào)完整的(de)計(jì)數器代(dài)碼。
图(tú)3.11-20至(zhì)簡設計(jì)法調用(yòng)3个(gè)計(jì)數器模板
最(zuì)終(zhōng)得到(dào)整个(gè)工程的(de)代(dài)碼如(rú)下(xià)：
打(dǎ)開(kāi)软(ruǎn)件(jiàn)Quartus Ⅱ，點(diǎn)擊“File”下(xià)拉列表(biǎo)中(zhōng)的(de)New Project Wzard...新建工程選項，如(rú)下(xià)图(tú)所(suǒ)示。
图(tú)3.11-21Quartus新建工程
随後(hòu)会(huì)出(chū)現(xiàn)Quartus新建工程介紹，如(rú)下(xià)图(tú)所(suǒ)示，直(zhí)接點(diǎn)擊“Next”。
图(tú)3.11-22Quartus新建工程介紹
此(cǐ)时(shí)出(chū)現(xiàn)的(de)是(shì)工程文(wén)件(jiàn)夾、工程名、頂层模块(kuài)名設置界面(miàn)，如(rú)图(tú)3.11- 23所(suǒ)示。設置目录(lù)为(wèi)：D:/mdy_book/picture_new_borad，工程名和(hé)頂层名为(wèi)picture_new_borad。再次(cì)強(qiáng)調，为(wèi)了(le)避免初学者(zhě)在(zài)後(hòu)續操作中(zhōng)發(fà)生(shēng)程序跳出(chū)未知錯誤的(de)問(wèn)題(tí)，強(qiáng)烈建議設置的(de)文(wén)件(jiàn)目录(lù)和(hé)工程名稱與(yǔ)本(běn)書(shū)保持(chí)一(yī)致(zhì)。設置完成(chéng)後(hòu)點(diǎn)擊“Next”。
图(tú)3.11-23QUARTUS新建工程設置名稱
新建工程類(lèi)型設置如(rú)下(xià)图(tú)所(suǒ)示，選擇“Empty project”，然後(hòu)點(diǎn)擊“Next”。
图(tú)3.11-24QUARTUS新建工程類(lèi)型
接下(xià)来(lái)進(jìn)行文(wén)件(jiàn)添加，其界面(miàn)如(rú)下(xià)图(tú)所(suǒ)示。點(diǎn)擊右(yòu)側的(de)“Add”按鈕，選擇之前(qián)写好(hǎo)的(de)“picture_new_borad.v”文(wén)件(jiàn)，可(kě)以(yǐ)看(kàn)到(dào)界面(miàn)下(xià)方(fāng)会(huì)顯示出(chū)文(wén)件(jiàn)，之後(hòu)點(diǎn)擊“Next”。
图(tú)3.11-25QUARTUS添加文(wén)件(jiàn)
图(tú)3.11- 25为(wèi)芯片(piàn)選擇页(yè)面(miàn)，選擇“Cyclone ⅣE”，在(zài)芯片(piàn)型号(hào)選擇处選擇“EP4CE15F23C8”，之後(hòu)點(diǎn)擊“Next”。
图(tú)3.11-26QUARTUS選擇芯片(piàn)型号(hào)
图(tú)3.11- 27为(wèi)QUARTUS設置工具界面(miàn)，不(bù)必做任何修改，直(zhí)接點(diǎn)擊“Next”。
图(tú)3.11-27QUARTUS設置工具界面(miàn)
下(xià)图(tú)为(wèi) QUARTUS新建工程彙總(zǒng)界面(miàn)，可(kě)以(yǐ)看(kàn)到(dào)新建工程的(de)彙總(zǒng)情(qíng)況，點(diǎn)擊“Finish”，完成(chéng)新建工程。
file:///C:UsersxkdnAppDataLocalTempksohtml5188wps81.jpg
图(tú)3.11-28QUARTUS新建工程彙總(zǒng)界面(miàn)
新建工程步驟完成(chéng)後(hòu)，就(jiù)会(huì)出(chū)現(xiàn)如(rú)下(xià)图(tú)所(suǒ)示的(de)QUARTUS新建工程後(hòu)界面(miàn)。
图(tú)3.11-29QUARTUS新建工程後(hòu)界面(miàn)
點(diǎn)擊編譯按鈕，可(kě)以(yǐ)对(duì)整个(gè)工程進(jìn)行編譯。編譯成(chéng)功的(de)界面(miàn)，如(rú)下(xià)图(tú)所(suǒ)示。
图(tú)3.11-30QUARTUS編譯後(hòu)界面(miàn)
下(xià)面(miàn)需要(yào)对(duì)相應(yìng)管(guǎn)脚進(jìn)行配置。如(rú)下(xià)图(tú)所(suǒ)示，在(zài)菜單欄中(zhōng)選中(zhōng)“Assignments”，然後(hòu)選擇“Pin Planner”，随後(hòu)就(jiù)会(huì)弹出(chū)配置管(guǎn)脚的(de)窗(chuāng)口(kǒu)。
图(tú)3.11-31QUARTUS配置管(guǎn)脚選項
在(zài)配置窗(chuāng)口(kǒu)最(zuì)下(xià)方(fāng)中(zhōng)的(de)“location”一(yī)列，參考信(xìn)号(hào)和(hé)管(guǎn)脚關(guān)系(xì)，按照下(xià)表(biǎo)中(zhōng)最(zuì)右(yòu)两(liǎng)列配置好(hǎo)FPGA管(guǎn)脚，配置管(guǎn)理来(lái)源參見(jiàn)管(guǎn)脚配置环(huán)节(jié)，最(zuì)終(zhōng)配置的(de)結果(guǒ)如(rú)图(tú)3.11-32。配置完成(chéng)後(hòu)，關(guān)閉“Pin Planner”，软(ruǎn)件(jiàn)自(zì)動(dòng)会(huì)保存管(guǎn)脚配置信(xìn)息。
表(biǎo)3.11 - 2信(xìn)号(hào)和(hé)管(guǎn)脚關(guān)系(xì)
图(tú)3.11-32 QUARTUS配置管(guǎn)脚
再次(cì)打(dǎ)開(kāi)“QUARTUS”软(ruǎn)件(jiàn)，在(zài)菜單欄中(zhōng)，選中(zhōng)“Processing”，然後(hòu)選擇“Start Compilation”，再次(cì)对(duì)整个(gè)工程進(jìn)行編譯和(hé)綜合，如(rú)图(tú)3.11- 33所(suǒ)示。
图(tú)3.11-33QUARTUS編譯選項
當出(chū)現(xiàn)如(rú)下(xià)图(tú)所(suǒ)示的(de) QUARTUS編譯成(chéng)功标(biāo)志，就(jiù)说(shuō)明(míng)編譯綜合成(chéng)功。
图(tú)3.11-34QUARTUS編譯成(chéng)功标(biāo)志
4.5 連(lián)接開(kāi)發(fà)板
完成(chéng)編譯後(hòu)開(kāi)始進(jìn)行上(shàng)板調試操作，按照下(xià)图(tú)的(de)方(fāng)式将下(xià)载器接入(rù)電(diàn)腦USB接口(kǒu)，接上(shàng)開(kāi)發(fà)板電(diàn)源，将開(kāi)發(fà)板的(de)VGA口(kǒu)連(lián)接到(dào)一(yī)台(tái)顯示器上(shàng)，然後(hòu)按下(xià)下(xià)方(fāng)藍(lán)色(sè)開(kāi)關(guān)，硬(yìng)件(jiàn)連(lián)接完畢。
图(tú)3.11-35開(kāi)發(fà)板連(lián)接图(tú)
4.6 上(shàng)板
打(dǎ)開(kāi)QUARTUS界面(miàn)，單擊界面(miàn)中(zhōng)的(de)“file:///C:UsersxkdnAppDataLocalTempksohtml5188wps89.jpg”，則会(huì)弹出(chū)配置界面(miàn)。在(zài)界面(miàn)中(zhōng)點(diǎn)擊“add file”添加“.sof”文(wén)件(jiàn)後(hòu)點(diǎn)擊“Start”，会(huì)在(zài)“Progress”出(chū)現(xiàn)顯示進(jìn)度(dù)。
图(tú)3.11-36QUARTUS界面(miàn)
QUARTUS下(xià)载程序界面(miàn)如(rú)下(xià)图(tú)所(suǒ)示，當進(jìn)度(dù)条(tiáo)到(dào)100%提(tí)示成(chéng)功後(hòu)，即可(kě)在(zài)顯示器上(shàng)观察到(dào)相應(yìng)的(de)現(xiàn)象(xiàng)。
图(tú)3.11-37QUARTUS下(xià)载程序界面(miàn)
進(jìn)度(dù)条(tiáo)提(tí)示成(chéng)功後(hòu)，如(rú)果(guǒ)操作无誤此(cǐ)时(shí)可(kě)以(yǐ)在(zài)顯示器上(shàng)中(zhōng)心(xīn)看(kàn)到(dào)一(yī)个(gè)至(zhì)簡設計(jì)法LOGO，其他(tā)顯示區(qū)域为(wèi)白色(sè)。如(rú)果(guǒ)沒(méi)有(yǒu)顯示成(chéng)功，就(jiù)需要(yào)返回(huí)檢查一(yī)下(xià)連(lián)接是(shì)否到(dào)位，代(dài)碼是(shì)否編写正(zhèng)确。如(rú)果(guǒ)无法自(zì)己完成(chéng)錯誤排查的(de)話(huà)，可(kě)以(yǐ)重(zhòng)新按照步驟操作一(yī)遍(biàn)，相信(xìn)一(yī)定(dìng)会(huì)达(dá)到(dào)想(xiǎng)要(yào)的(de)效果(guǒ)。
第(dì)5节(jié) 簡化(huà)版步驟分(fēn)享
这(zhè)里(lǐ)依旧(jiù)会(huì)分(fēn)享簡化(huà)版的(de)步驟，方(fāng)便掌握基礎原理後(hòu)進(jìn)行反(fǎn)複操作複習。
5.1 設計(jì)实現(xiàn)5.1.1 頂层接口(kǒu)
新建目录(lù)：D:mdy_bookpicture_new_borad。在(zài)該目录(lù)中(zhōng)，新建一(yī)个(gè)名为(wèi)picture_new_borad.v的(de)文(wén)件(jiàn)，用(yòng)GVIM打(dǎ)開(kāi)後(hòu)開(kāi)始編写代(dài)碼。
确定(dìng)頂层信(xìn)号(hào)，信(xìn)号(hào)和(hé)管(guǎn)脚的(de)对(duì)應(yìng)關(guān)系(xì)見(jiàn)表(biǎo)3.11- 2。
表(biǎo)3.11 - 2信(xìn)号(hào)和(hé)管(guǎn)脚關(guān)系(xì)
写出(chū)頂层信(xìn)号(hào)代(dài)碼：
聲明(míng)輸入(rù)輸出(chū)屬性(xìng)：
首先(xiān)進(jìn)行架構設計(jì)。設計(jì)目标(biāo)中(zhōng)确定(dìng)顯示器中(zhōng)需要(yào)顯示640*480分(fēn)辨率的(de)图(tú)像，因(yīn)此(cǐ)使用(yòng)下(xià)表(biǎo)中(zhōng)的(de)第(dì)一(yī)種(zhǒng)分(fēn)辨率。
表(biǎo)3.11-1 VGA常用(yòng)分(fēn)辨率
分(fēn)析設計(jì)目标(biāo)可(kě)得VGA时(shí)序中(zhōng)的(de)行同(tóng)步信(xìn)号(hào)，其时(shí)序图(tú)如(rú)下(xià)所(suǒ)示：
图(tú)3.11-12带(dài)时(shí)間(jiān)信(xìn)息的(de)VGA行同(tóng)步时(shí)序
設計(jì)計(jì)數器架構，表(biǎo)示計(jì)數基準时(shí)間(jiān)的(de)計(jì)數器cnt0代(dài)碼如(rú)下(xià)：
表(biǎo)示計(jì)數hys长度(dù)的(de)計(jì)數器cnt1代(dài)碼如(rú)下(xià)：
設計(jì)行同(tóng)步信(xìn)号(hào)的(de)代(dài)碼如(rú)下(xià)：
設計(jì)VGA场同(tóng)步时(shí)序計(jì)數器cnt2代(dài)碼如(rú)下(xià)：
設計(jì)场同(tóng)步信(xìn)号(hào)的(de)代(dài)碼如(rú)下(xià)：
設計(jì)lcd_rgb信(xìn)号(hào)代(dài)碼如(rú)下(xià)：
設計(jì)rom_addr的(de)信(xìn)号(hào)：
至(zhì)此(cǐ)，主(zhǔ)體(tǐ)程序已經(jīng)完成(chéng)，接下(xià)来(lái)将module補充完整。
接下(xià)来(lái)定(dìng)義信(xìn)号(hào)類(lèi)型，cnt0的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
add_cnt1和(hé)end_cnt1的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
cnt2的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
add_cnt2和(hé)end_cnt2的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
lcd_rgb的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
hys和(hé)vys的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
valid_area和(hé)rom_area的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
rom_addr的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
rom_dat的(de)信(xìn)号(hào)定(dìng)義如(rú)下(xià)：
至(zhì)此(cǐ)，整个(gè)代(dài)碼的(de)設計(jì)工作已經(jīng)完成(chéng)。最(zuì)終(zhōng)得到(dào)完整的(de)設計(jì)代(dài)碼如(rú)下(xià)：
下(xià)一(yī)步新建工程和(hé)上(shàng)板查看(kàn)現(xiàn)象(xiàng)。打(dǎ)開(kāi)软(ruǎn)件(jiàn)Quartus Ⅱ，點(diǎn)擊“File”下(xià)拉列表(biǎo)中(zhōng)的(de)New Project Wzard...新建工程選項。
图(tú)3.11-21Quartus新建工程
直(zhí)接點(diǎn)擊“Next”。
图(tú)3.11-22 Quartus新建工程介紹
此(cǐ)时(shí)会(huì)出(chū)現(xiàn)的(de)是(shì)工程文(wén)件(jiàn)夾、工程名、頂层模块(kuài)名設置界面(miàn)（目录(lù)为(wèi)：D:/mdy_book/picture_new_borad，工程名和(hé)頂层名为(wèi)picture_new_borad），完成(chéng)設置後(hòu)點(diǎn)擊“Next”。
图(tú)3.11-23 QUARTUS新建工程設置名稱
選擇“Empty project”後(hòu)點(diǎn)擊“Next”。
图(tú)3.11-24 QUARTUS新建工程類(lèi)型
點(diǎn)擊右(yòu)側的(de)“Add”按鈕後(hòu)選擇“picture_new_borad.v”文(wén)件(jiàn)後(hòu)點(diǎn)擊“Next”，完成(chéng)文(wén)件(jiàn)添加。
图(tú)3.11-25 QUARTUS添加文(wén)件(jiàn)
对(duì)芯片(piàn)型号(hào)進(jìn)行選擇，在(zài)“Device family”選項中(zhōng)選擇“Cyclone ⅣE”，“Available devices”選項下(xià)選擇“EP4CE15F23C8”随後(hòu)點(diǎn)擊“Next”。
图(tú)3.11-26 QUARTUS選擇芯片(piàn)型号(hào)
直(zhí)接點(diǎn)擊“Next”。
图(tú)3.11-27 QUARTUS設置工具界面(miàn)
點(diǎn)擊“Finish”，完成(chéng)新建工程。
file:///C:UsersxkdnAppDataLocalTempksohtml5188wps100.jpg
图(tú)3.11-28QUARTUS新建工程彙總(zǒng)界面(miàn)
新建工程後(hòu)界面(miàn)如(rú)下(xià)图(tú)所(suǒ)示，點(diǎn)擊“編譯”。
图(tú)3.11-29 QUARTUS新建工程後(hòu)界面(miàn)
編譯成(chéng)功如(rú)下(xià)图(tú)所(suǒ)示。
图(tú)3.11-30 QUARTUS編譯後(hòu)界面(miàn)
5.2.3 配置管(guǎn)脚
進(jìn)行管(guǎn)脚配置，在(zài)菜單欄中(zhōng)點(diǎn)擊“Assignments”後(hòu)點(diǎn)擊“Pin Planner”，此(cǐ)时(shí)会(huì)弹出(chū)配置管(guǎn)脚的(de)窗(chuāng)口(kǒu)。
图(tú)3.11-31 QUARTUS配置管(guǎn)脚選項
在(zài)配置窗(chuāng)口(kǒu)“location”根(gēn)據(jù)信(xìn)号(hào)和(hé)管(guǎn)脚關(guān)系(xì)配置管(guǎn)脚，配置完成(chéng)關(guān)閉“Pin Planner”即可(kě)自(zì)動(dòng)保存配置信(xìn)息。
图(tú)3.11-32 QUARTUS配置管(guǎn)脚
5.2.4 再次(cì)綜合
再次(cì)打(dǎ)開(kāi)“QUARTUS”软(ruǎn)件(jiàn)，在(zài)菜單欄中(zhōng)選擇“Processing”，随後(hòu)點(diǎn)擊“Start Compilation”再次(cì)進(jìn)行綜合。
图(tú)3.11-33 QUARTUS編譯選項
出(chū)現(xiàn) QUARTUS 編譯成(chéng)功标(biāo)志时(shí)表(biǎo)示此(cǐ)次(cì)編譯成(chéng)功。
图(tú)3.11-34 QUARTUS編譯成(chéng)功标(biāo)志
下(xià)载器接入(rù)電(diàn)腦 USB 接口(kǒu)，将開(kāi)發(fà)板接上(shàng)電(diàn)源，開(kāi)發(fà)板的(de)VGA口(kǒu)連(lián)接到(dào)一(yī)台(tái)顯示器上(shàng)後(hòu)按下(xià)藍(lán)色(sè)開(kāi)關(guān)。
图(tú)3.11-35開(kāi)發(fà)板連(lián)接图(tú)
5.2.6 上(shàng)板
打(dǎ)開(kāi) QUARTUS 界面(miàn)後(hòu)單擊“ 
图(tú)3.11-36 QUARTUS界面(miàn)
點(diǎn)擊“add file”，添加.sof文(wén)件(jiàn)，完成(chéng)添加後(hòu)點(diǎn)擊“Start”，在(zài)“Progress”会(huì)顯示進(jìn)度(dù)，當進(jìn)度(dù)条(tiáo)顯示“100%”为(wèi)成(chéng)功，可(kě)观察顯示器現(xiàn)象(xiàng)。如(rú)果(guǒ)此(cǐ)时(shí)可(kě)以(yǐ)看(kàn)到(dào)開(kāi)發(fà)板連(lián)接的(de)顯示器顯示出(chū)了(le)設計(jì)目标(biāo)需要(yào)的(de)画(huà)面(miàn)，即代(dài)表(biǎo)設計(jì)成(chéng)功。
图(tú)3.11-37 QUARTUS下(xià)载程序界面(miàn)
至(zhì)此(cǐ)，VGA顯示图(tú)像設計(jì)已經(jīng)完成(chéng)，相信(xìn)同(tóng)学们(men)已經(jīng)可(kě)以(yǐ)完全(quán)掌握这(zhè)一(yī)設計(jì)。那(nà)麼(me)在(zài)掌握这(zhè)項工程後(hòu)可(kě)以(yǐ)多(duō)做一(yī)些思(sī)考，嘗試在(zài)工程原理不(bù)變(biàn)的(de)基礎上(shàng)進(jìn)行一(yī)定(dìng)的(de)數據(jù)調整，試着改變(biàn)图(tú)像顯示區(qū)域或(huò)者(zhě)改變(biàn)顯示图(tú)像內(nèi)容，挑戰一(yī)下(xià)独立完成(chéng)多(duō)个(gè)設計(jì)。也(yě)欢迎有(yǒu)更(gèng)多(duō)思(sī)路(lù)和(hé)想(xiǎng)法的(de)读(dú)者(zhě)前(qián)往至(zhì)簡設計(jì)法論壇上(shàng)跟進(jìn)行交流讨論。
