2.9 VGA顯示顔色(sè)

本(běn)节(jié)的(de)文(wén)檔編号(hào)：001700000020

需要(yào)看(kàn)对(duì)應(yìng)的(de)視頻，請點(diǎn)擊視頻編号(hào)：001700000441

1、至(zhì)簡原理與(yǔ)應(yìng)用(yòng)配套(tào)的(de)案(àn)例和(hé)PPT講解(jiě)
2、本(běn)設計(jì)需要(yào)通(tòng)过(guò)VGA線(xiàn)将顯示器和(hé)開(kāi)發(fà)板進(jìn)行連(lián)接，FPGA在(zài)連(lián)接成(chéng)功後(hòu)産生(shēng)640*480分(fēn)辨率，刷新頻率为(wèi)60Hz的(de)VGA时(shí)序，实現(xiàn)在(zài)屏幕上(shàng)顯示紅(hóng)色(sè)。步驟性(xìng)教学；

3、这(zhè)是(shì)Altera和(hé)Xilinx入(rù)門(mén)学習例文(wén)檔

1項目背景

1.1VGA介紹

VGA（Video Graphics Array）即視頻图(tú)形阵(zhèn)列，是(shì)IBM在(zài)1987年(nián)随PS/2（PS/2原是(shì)“Personal System 2”的(de)意(yì)思(sī)，“个(gè)人(rén)系(xì)統2”，是(shì)IBM公司在(zài)1987年(nián)推出(chū)的(de)一(yī)種(zhǒng)个(gè)人(rén)電(diàn)腦。PS/2電(diàn)腦上(shàng)使用(yòng)的(de)鍵盤鼠标(biāo)接口(kǒu)就(jiù)是(shì)現(xiàn)在(zài)的(de)PS/2接口(kǒu)。因(yīn)为(wèi)标(biāo)準不(bù)開(kāi)放(fàng)，PS/2電(diàn)腦在(zài)市(shì)场中(zhōng)失敗了(le)。只(zhī)有(yǒu)PS/2接口(kǒu)一(yī)直(zhí)沿用(yòng)到(dào)今天(tiān)）一(yī)起推出(chū)的(de)使用(yòng)模拟信(xìn)号(hào)的(de)一(yī)種(zhǒng)視頻傳輸标(biāo)準，在(zài)當时(shí)具有(yǒu)分(fēn)辨率高(gāo)、顯示速率快(kuài)、顔色(sè)豐富等优點(diǎn)，在(zài)彩色(sè)顯示器領域得到(dào)了(le)廣泛的(de)應(yìng)用(yòng)。这(zhè)个(gè)标(biāo)準对(duì)于(yú)現(xiàn)今的(de)个(gè)人(rén)電(diàn)腦市(shì)场已經(jīng)十(shí)分(fēn)过(guò)时(shí)。即使如(rú)此(cǐ)，VGA仍然是(shì)最(zuì)多(duō)制造商所(suǒ)共(gòng)同(tóng)支持(chí)的(de)一(yī)个(gè)标(biāo)準，个(gè)人(rén)電(diàn)腦在(zài)加载自(zì)己的(de)独特(tè)驅動(dòng)程序之前(qián)，都必須支持(chí)VGA的(de)标(biāo)準。例如(rú)，微软(ruǎn)Windows系(xì)列産品的(de)開(kāi)機(jī)画(huà)面(miàn)仍然使用(yòng)VGA顯示模式，这(zhè)也(yě)说(shuō)明(míng)其在(zài)顯示标(biāo)準中(zhōng)的(de)重(zhòng)要(yào)性(xìng)和(hé)兼容性(xìng)。

VGA技術(shù)的(de)應(yìng)用(yòng)還(huán)主(zhǔ)要(yào)基于(yú)VGA顯示卡(kǎ)的(de)計(jì)算機(jī)、笔(bǐ)記(jì)本(běn)等設備。对(duì)于(yú)一(yī)些嵌入(rù)式VGA顯示系(xì)統，可(kě)以(yǐ)在(zài)不(bù)使用(yòng)VGA顯示卡(kǎ)和(hé)計(jì)算機(jī)的(de)情(qíng)況下(xià)，实現(xiàn)VGA图(tú)像的(de)顯示和(hé)控制。系(xì)統具有(yǒu)成(chéng)本(běn)低、結構簡單、應(yìng)用(yòng)靈活的(de)优點(diǎn)，可(kě)廣泛應(yìng)用(yòng)于(yú)超市(shì)、車站、飛機(jī)场等公共(gòng)场所(suǒ)的(de)廣告宣傳和(hé)提(tí)示信(xìn)息顯示，也(yě)可(kě)應(yìng)用(yòng)于(yú)工廠(chǎng)車間(jiān)生(shēng)産过(guò)程中(zhōng)的(de)操作信(xìn)息顯示，還(huán)能(néng)以(yǐ)多(duō)媒體(tǐ)形式應(yìng)用(yòng)于(yú)日(rì)常生(shēng)活。

1.2VGA管(guǎn)脚

图(tú)319

图(tú)320

图(tú)321

VGA接口(kǒu)是(shì)一(yī)種(zhǒng)D型接口(kǒu)，采用(yòng)非(fēi)对(duì)稱分(fēn)布(bù)的(de)15pin連(lián)接方(fāng)式，共(gòng)有(yǒu)15針(zhēn)，分(fēn)成(chéng)3排，每排5个(gè)孔，是(shì)顯卡(kǎ)上(shàng)應(yìng)用(yòng)最(zuì)为(wèi)廣泛的(de)接口(kǒu)類(lèi)型，絕大多(duō)數顯卡(kǎ)都带(dài)有(yǒu)此(cǐ)種(zhǒng)接口(kǒu)。它(tā)傳輸紅(hóng)、綠(lǜ)、藍(lán)模拟信(xìn)号(hào)以(yǐ)及(jí)同(tóng)步信(xìn)号(hào)(水(shuǐ)平和(hé)垂直(zhí)信(xìn)号(hào))。

一(yī)般在(zài)VGA接头(tóu)上(shàng)，会(huì)1，5，6，10，11，15等标(biāo)明(míng)每个(gè)接口(kǒu)編号(hào)。如(rú)果(guǒ)沒(méi)有(yǒu)，如(rú)上(shàng)图(tú)所(suǒ)示編号(hào)。

VGA接口(kǒu)15根(gēn)針(zhēn)，其对(duì)應(yìng)接口(kǒu)定(dìng)義如(rú)下(xià)：

1.紅(hóng)基色(sè)red

2.綠(lǜ)基色(sè)green

3.藍(lán)基色(sè)blue

4.地(dì)址碼ID Bit（也(yě)有(yǒu)部(bù)分(fēn)是(shì)RES，或(huò)者(zhě)为(wèi)ID2顯示器标(biāo)示位2）

5.自(zì)测試(各(gè)家(jiā)定(dìng)義不(bù)同(tóng))（一(yī)般为(wèi)GND）

6.紅(hóng)地(dì)

7.綠(lǜ)地(dì)

8.藍(lán)地(dì)

9.保留(各(gè)家(jiā)定(dìng)義不(bù)同(tóng))

10.數字(zì)地(dì)

11.地(dì)址碼（ID0顯示器标(biāo)示位0）

12.地(dì)址碼（ID1顯示器标(biāo)示位1）

13.行同(tóng)步

14.场同(tóng)步

15.地(dì)址碼( ID3或(huò)顯示器标(biāo)示位3 )

对(duì)于(yú)FPGA邏輯設計(jì)来(lái)说(shuō)，我(wǒ)们(men)關(guān)注的(de)信(xìn)号(hào)是(shì)紅(hóng)基色(sè)、綠(lǜ)基色(sè)、藍(lán)基色(sè)、行同(tóng)步和(hé)场同(tóng)步信(xìn)号(hào)。其他(tā)信(xìn)号(hào)都是(shì)原理图(tú)和(hé)PCB設計(jì)时(shí)關(guān)注。

图(tú)322

通(tòng)过(guò)控制紅(hóng)基色(sè)、綠(lǜ)基色(sè)、藍(lán)基色(sè)、行同(tóng)步和(hé)场同(tóng)步信(xìn)号(hào)这(zhè)5个(gè)接口(kǒu)，就(jiù)能(néng)讓顯示器顯示豐富的(de)色(sè)彩，顯示各(gè)種(zhǒng)視頻图(tú)像。

1.3VGA色(sè)彩原理

在(zài)中(zhōng)学的(de)物(wù)理課中(zhōng)我(wǒ)们(men)可(kě)能(néng)做过(guò)棱鏡(jìng)的(de)試验(yàn)，白光(guāng)通(tòng)过(guò)棱鏡(jìng)後(hòu)被(bèi)分(fēn)解(jiě)成(chéng)多(duō)種(zhǒng)顔色(sè)逐漸过(guò)渡的(de)色(sè)谱，色(sè)依次(cì)为(wèi)紅(hóng)、橙、黃、綠(lǜ)、青(qīng)、藍(lán)、紫，这(zhè)就(jiù)是(shì)可(kě)見(jiàn)光(guāng)谱。其中(zhōng)人(rén)眼(yǎn)对(duì)紅(hóng)、綠(lǜ)、藍(lán)最(zuì)为(wèi)敏感(gǎn)，人(rén)的(de)眼(yǎn)睛就(jiù)像一(yī)个(gè)三(sān)色(sè)接收(shōu)器的(de)體(tǐ)系(xì)，大多(duō)數的(de)顔色(sè)可(kě)以(yǐ)通(tòng)过(guò)紅(hóng)、綠(lǜ)、藍(lán)三(sān)色(sè)按照不(bù)同(tóng)的(de)比例合成(chéng)産生(shēng)。同(tóng)樣(yàng)絕大多(duō)數單色(sè)光(guāng)也(yě)可(kě)以(yǐ)分(fēn)解(jiě)成(chéng)紅(hóng)綠(lǜ)藍(lán)三(sān)種(zhǒng)色(sè)光(guāng)。这(zhè)是(shì)色(sè)度(dù)学的(de)最(zuì)基本(běn)原理，即三(sān)基色(sè)原理。三(sān)種(zhǒng)基色(sè)是(shì)相互独立的(de)，任何一(yī)種(zhǒng)基色(sè)都不(bù)能(néng)由(yóu)其它(tā)两(liǎng)種(zhǒng)顔色(sè)合成(chéng)。紅(hóng)綠(lǜ)藍(lán)是(shì)三(sān)基色(sè)，这(zhè)三(sān)種(zhǒng)顔色(sè)合成(chéng)的(de)顔色(sè)範圍最(zuì)为(wèi)廣泛。紅(hóng)綠(lǜ)藍(lán)三(sān)基色(sè)按照不(bù)同(tóng)的(de)比例相加合成(chéng)混色(sè)稱为(wèi)相加混色(sè)。

三(sān)基色(sè)混色(sè)原理示意(yì)图(tú)如(rú)下(xià)图(tú)所(suǒ)示：

图(tú)323

三(sān)基色(sè)顔色(sè)編碼：

以(yǐ)上(shàng)RBG一(yī)共(gòng)有(yǒu)8組合，也(yě)就(jiù)是(shì)可(kě)以(yǐ)産生(shēng)8種(zhǒng)顔色(sè)。但顯示器顯示的(de)色(sè)彩卻是(shì)非(fēi)常豐富，遠(yuǎn)遠(yuǎn)多(duō)于(yú)8種(zhǒng)顔色(sè)，这(zhè)是(shì)如(rú)何做到(dào)的(de)呢？

原因(yīn)就(jiù)是(shì)对(duì)于(yú)顯示器来(lái)说(shuō)，RGB三(sān)个(gè)信(xìn)号(hào)其实是(shì)模拟信(xìn)号(hào)，其電(diàn)壓的(de)高(gāo)低，可(kě)以(yǐ)表(biǎo)示顔色(sè)的(de)深淺。利用(yòng)这(zhè)个(gè)原理，我(wǒ)们(men)就(jiù)可(kě)以(yǐ)産生(shēng)豐富的(de)色(sè)彩。例如(rú)，如(rú)果(guǒ)R=3.3V，G=0V，B=0V，則顯示器会(huì)顯示非(fēi)常鮮豔的(de)紅(hóng)色(sè)。如(rú)果(guǒ)G和(hé)B仍然是(shì)0V，而(ér)R改为(wèi)1.8V，則顯示器会(huì)顯示比較淺的(de)紅(hóng)色(sè)。R、G、B的(de)電(diàn)壓範圍從0~3.3V，任意(yì)組合就(jiù)可(kě)以(yǐ)表(biǎo)示非(fēi)常多(duō)的(de)顔色(sè)了(le)。

1.4顯示器掃描方(fāng)式

通(tòng)过(guò)控制紅(hóng)綠(lǜ)藍(lán)三(sān)基色(sè)，就(jiù)可(kě)以(yǐ)控制1个(gè)像素的(de)顔色(sè)。一(yī)幅图(tú)像是(shì)由(yóu)非(fēi)常多(duō)的(de)像素組成(chéng)的(de)。例如(rú)640*480分(fēn)辨率的(de)图(tú)像，是(shì)由(yóu)一(yī)行640个(gè)、一(yī)共(gòng)480行，这(zhè)麼(me)多(duō)像素組合起来(lái)顯示的(de)图(tú)像。为(wèi)了(le)讓顯示器顯示这(zhè)麼(me)一(yī)幅图(tú)像，那(nà)麼(me)就(jiù)要(yào)控制顯示器的(de)掃描槍一(yī)个(gè)一(yī)个(gè)像素地(dì)将顔色(sè)顯示起来(lái)。像素變(biàn)化(huà)的(de)时(shí)間(jiān)非(fēi)常快(kuài)，從而(ér)使人(rén)眼(yǎn)誤認为(wèi)所(suǒ)有(yǒu)像素是(shì)一(yī)起顯示的(de)。

下(xià)面(miàn)是(shì)CRT顯示器的(de)控制框图(tú)：

图(tú)324

顯示器采用(yòng)光(guāng)栅掃描方(fāng)式，即轟擊荧光(guāng)屏的(de)電(diàn)子束(shù)在(zài)CRT屏幕上(shàng)從左(zuǒ)到(dào)右(yòu)（受水(shuǐ)平同(tóng)步信(xìn)号(hào)HSYNC控制）、從上(shàng)到(dào)下(xià)（受垂直(zhí)同(tóng)步信(xìn)号(hào)VSYNC控制）做有(yǒu)規律的(de)移動(dòng)。電(diàn)子束(shù)采用(yòng)光(guāng)栅掃描方(fāng)式，從屏幕左(zuǒ)上(shàng)角(jiǎo)一(yī)點(diǎn)開(kāi)始，向(xiàng)右(yòu)逐點(diǎn)進(jìn)行掃描，形成(chéng)一(yī)条(tiáo)水(shuǐ)平線(xiàn)；到(dào)达(dá)最(zuì)右(yòu)端後(hòu)，又回(huí)到(dào)下(xià)一(yī)条(tiáo)水(shuǐ)平線(xiàn)的(de)左(zuǒ)端，重(zhòng)複上(shàng)面(miàn)的(de)过(guò)程；當電(diàn)子束(shù)完成(chéng)右(yòu)下(xià)角(jiǎo)一(yī)點(diǎn)的(de)掃描後(hòu)，形成(chéng)一(yī)幀。此(cǐ)後(hòu)，電(diàn)子束(shù)又回(huí)到(dào)左(zuǒ)上(shàng)方(fāng)起點(diǎn)，開(kāi)始下(xià)一(yī)幀的(de)掃描。这(zhè)種(zhǒng)方(fāng)法也(yě)就(jiù)是(shì)常说(shuō)的(de)逐行掃描顯示。

1.5VGA时(shí)序

图(tú)325

行同(tóng)步信(xìn)号(hào)的(de)时(shí)序如(rú)上(shàng)图(tú)。行同(tóng)步信(xìn)号(hào)周期(qī)性(xìng)地(dì)産生(shēng)高(gāo)低電(diàn)平，其一(yī)共(gòng)可(kě)分(fēn)成(chéng)4个(gè)階(jiē)段(duàn)：同(tóng)步脈沖a、顯示後(hòu)沿b、顯示區(qū)域c和(hé)顯示前(qián)沿d。同(tóng)步脈沖a表(biǎo)示着一(yī)行的(de)結束(shù)，同(tóng)时(shí)也(yě)是(shì)下(xià)一(yī)行的(de)開(kāi)始。顯示时(shí)序c是(shì)真(zhēn)正(zhèng)图(tú)像顯示的(de)區(qū)域，在(zài)此(cǐ)階(jiē)段(duàn)，像素逐个(gè)顯示出(chū)来(lái)，也(yě)就(jiù)是(shì)说(shuō)在(zài)此(cǐ)階(jiē)段(duàn)，我(wǒ)们(men)要(yào)控制紅(hóng)、綠(lǜ)、藍(lán)三(sān)基色(sè)信(xìn)号(hào)，輸出(chū)对(duì)應(yìng)像素的(de)RGB值。在(zài)顯示後(hòu)沿b和(hé)顯示前(qián)沿d这(zhè)两(liǎng)个(gè)階(jiē)段(duàn)，是(shì)消隐时(shí)刻，此(cǐ)时(shí)紅(hóng)、綠(lǜ)、藍(lán)三(sān)基色(sè)信(xìn)号(hào)都要(yào)求为(wèi)0。

场同(tóng)步信(xìn)号(hào)的(de)时(shí)序與(yǔ)行同(tóng)步信(xìn)号(hào)相似，如(rú)下(xià)图(tú)。

图(tú)326

场同(tóng)步信(xìn)号(hào)也(yě)是(shì)周期(qī)性(xìng)地(dì)産生(shēng)高(gāo)低電(diàn)平，其一(yī)共(gòng)可(kě)分(fēn)成(chéng)4个(gè)階(jiē)段(duàn)：同(tóng)步脈沖a、顯示後(hòu)沿b、顯示區(qū)域c和(hé)顯示前(qián)沿d。但注意(yì)的(de)是(shì)，场同(tóng)步信(xìn)号(hào)的(de)變(biàn)化(huà)單位是(shì)“一(yī)行”。例如(rú)，一(yī)个(gè)“场同(tóng)步脈沖”时(shí)間(jiān)包(bāo)含多(duō)个(gè)“行脈沖周期(qī)”。

針(zhēn)对(duì)容易出(chū)錯的(de)理解(jiě)，这(zhè)里(lǐ)再次(cì)強(qiáng)調一(yī)下(xià)VGA时(shí)序。

1.场同(tóng)步的(de)變(biàn)化(huà)是(shì)以(yǐ)“一(yī)行”为(wèi)單位的(de)。例如(rú)说(shuō)，如(rú)果(guǒ)一(yī)行时(shí)間(jiān)是(shì)800个(gè)时(shí)鐘(zhōng)，场同(tóng)步脈沖a的(de)值为(wèi)2，則场同(tóng)步脈沖的(de)时(shí)間(jiān)是(shì)2*800=1600个(gè)时(shí)鐘(zhōng)。

2. 真(zhēn)正(zhèng)的(de)顯示區(qū)域是(shì)在(zài)：场同(tóng)步信(xìn)号(hào)处于(yú)顯示區(qū)域，并且行同(tóng)步信(xìn)号(hào)也(yě)处于(yú)顯示區(qū)域。其他(tā)區(qū)域，紅(hóng)、綠(lǜ)、藍(lán)基色(sè)都要(yào)給(gěi)低電(diàn)平。

看(kàn)时(shí)序的(de)时(shí)候，不(bù)僅要(yào)關(guān)注其變(biàn)化(huà)點(diǎn)，還(huán)要(yào)關(guān)注持(chí)續的(de)时(shí)間(jiān)。在(zài)行场同(tóng)步的(de)四(sì)个(gè)階(jiē)段(duàn)，其时(shí)間(jiān)分(fēn)别是(shì)多(duō)少(shǎo)呢？下(xià)面(miàn)是(shì)常見(jiàn)分(fēn)辨率的(de)參數。

以(yǐ)640*480/60Hz为(wèi)例，640*480/60Hz是(shì)指刷新頻率为(wèi)60Hz，分(fēn)辨率为(wèi)640X480。这(zhè)个(gè)是(shì)标(biāo)準VGA顯示驅動(dòng)。

刷新頻率为(wèi)60 Hz，是(shì)指1秒(miǎo)顯示60幅图(tú)像。

從表(biǎo)中(zhōng)可(kě)以(yǐ)看(kàn)出(chū)，該分(fēn)辨率行同(tóng)步信(xìn)号(hào)，同(tóng)步脈沖是(shì)96个(gè)基準时(shí)鐘(zhōng)，顯示後(hòu)沿是(shì)48个(gè)基準时(shí)鐘(zhōng)，顯示區(qū)域是(shì)640个(gè)基準时(shí)鐘(zhōng)，顯示前(qián)沿是(shì)16个(gè)基準时(shí)鐘(zhōng)，那(nà)麼(me)一(yī)行一(yī)共(gòng)有(yǒu)800个(gè)基準时(shí)鐘(zhōng)。

該分(fēn)辨率场同(tóng)步信(xìn)号(hào)，同(tóng)步脈沖是(shì)2行（2*800个(gè)基準时(shí)鐘(zhōng)），顯示後(hòu)沿是(shì)33行（33*800个(gè)基準时(shí)鐘(zhōng)），顯示區(qū)域为(wèi)480行（480*800个(gè)基準时(shí)鐘(zhōng)），顯示前(qián)沿为(wèi)10行（10*800个(gè)基準时(shí)鐘(zhōng)），一(yī)共(gòng)有(yǒu)525行（525*800个(gè)基準时(shí)鐘(zhōng)）。

基準时(shí)鐘(zhōng)是(shì)多(duō)少(shǎo)呢？由(yóu)于(yú)1秒(miǎo)顯示60幅图(tú)像，所(suǒ)以(yǐ)一(yī)幅图(tú)像顯示的(de)时(shí)間(jiān)是(shì)1/60秒(miǎo)。一(yī)幅图(tú)像占用(yòng)了(le)525*800个(gè)基準时(shí)鐘(zhōng)，所(suǒ)以(yǐ)基準时(shí)鐘(zhōng)周期(qī)=（1/60）/（525*800）秒(miǎo)，約为(wèi)39.6825ns。那(nà)麼(me)基準时(shí)鐘(zhōng)周期(qī)就(jiù)約为(wèi)25.175 MHz，实验(yàn)中(zhōng)我(wǒ)们(men)取(qǔ)25M。

1.6明(míng)德揚VGA原理图(tú)

FPGA是(shì)數字(zì)芯片(piàn)，管(guǎn)脚輸出(chū)的(de)都是(shì)0和(hé)1的(de)數字(zì)信(xìn)号(hào)，只(zhī)有(yǒu)高(gāo)電(diàn)平和(hé)低電(diàn)平。为(wèi)了(le)控制RGB電(diàn)壓的(de)高(gāo)低，我(wǒ)们(men)就(jiù)必須用(yòng)到(dào)數轉(zhuǎn)換DA芯片(piàn)。可(kě)以(yǐ)用(yòng)數字(zì)信(xìn)号(hào)控制數模轉(zhuǎn)換芯片(piàn)的(de)輸入(rù)端，從而(ér)讓其輸出(chū)不(bù)同(tóng)幅度(dù)的(de)電(diàn)壓值。

例如(rú)下(xià)图(tú)中(zhōng)，FPGA産生(shēng)RGB三(sān)種(zhǒng)信(xìn)号(hào)，这(zhè)时(shí)RGB都是(shì)多(duō)位的(de)數字(zì)信(xìn)号(hào)，这(zhè)些信(xìn)号(hào)将給(gěi)DA芯片(piàn)，DA会(huì)根(gēn)據(jù)这(zhè)个(gè)數字(zì)信(xìn)号(hào)産生(shēng)不(bù)同(tóng)電(diàn)壓的(de)模拟信(xìn)号(hào)rgb。模拟信(xìn)号(hào)rgb再連(lián)到(dào)顯示器上(shàng)，就(jiù)可(kě)以(yǐ)顯示豐富的(de)顔色(sè)了(le)。

在(zài)这(zhè)里(lǐ)，读(dú)者(zhě)只(zhī)要(yào)記(jì)住，FPGA可(kě)以(yǐ)通(tòng)过(guò)數字(zì)信(xìn)号(hào)控制DA芯片(piàn)，DA芯片(piàn)就(jiù)可(kě)以(yǐ)産生(shēng)不(bù)同(tóng)電(diàn)平。關(guān)于(yú)DA芯片(piàn)的(de)介紹，可(kě)以(yǐ)參考本(běn)書(shū)的(de)DA轉(zhuǎn)換一(yī)章(zhāng)內(nèi)容。

图(tú)327

明(míng)德揚的(de)教学板，VGA接口(kǒu)的(de)原理图(tú)如(rú)下(xià)。

图(tú)328

行同(tóng)步管(guǎn)脚連(lián)到(dào)信(xìn)号(hào)VGA_HSYNC，场同(tóng)步信(xìn)号(hào)連(lián)到(dào)信(xìn)号(hào)VGA_VSYNC，紅(hóng)基管(guǎn)脚連(lián)到(dào)VGA_RED，藍(lán)基管(guǎn)脚連(lián)到(dào)信(xìn)号(hào)VGA_BLUE，綠(lǜ)基管(guǎn)脚連(lián)到(dào)信(xìn)号(hào)VGA_GREEN。

再看(kàn)VGA_HSYNC和(hé)VGA_VSYNC信(xìn)号(hào)，另(lìng)一(yī)端連(lián)到(dào)FPGA的(de)C20和(hé)D20管(guǎn)脚上(shàng)。

图(tú)329

換句(jù)話(huà)说(shuō)，就(jiù)是(shì)FPGA控制管(guǎn)脚C20和(hé)D20的(de)輸出(chū)，就(jiù)能(néng)控制VGA接口(kǒu)的(de)行场同(tóng)步了(le)。

再来(lái)看(kàn)VGA_RED、VGA_BLUE和(hé)VGA_GREEN信(xìn)号(hào)，其原理图(tú)

图(tú)330

由(yóu)图(tú)可(kě)見(jiàn)，VGA_RED是(shì)VGA_R0~VGA_R4與(yǔ)電(diàn)阻并聯産生(shēng)的(de)，VGA_GREEN是(shì)VGA_G0~VGA_G5與(yǔ)電(diàn)阻并聯産生(shēng)，VGA_BLUE是(shì)VGA_B0~VGA_B4與(yǔ)電(diàn)阻并聯産生(shēng)。而(ér)VGA_R0~VGA_R4、VGA_G0~VGA_G5、VGA_B0~VGA_B4是(shì)連(lián)接到(dào)FPGA管(guǎn)脚的(de)數字(zì)信(xìn)号(hào)，每个(gè)信(xìn)号(hào)都只(zhī)有(yǒu)0V和(hé)3.3V两(liǎng)種(zhǒng)可(kě)能(néng)。那(nà)麼(me)FPGA通(tòng)过(guò)控制这(zhè)些信(xìn)号(hào)，也(yě)就(jiù)控制了(le)VGA的(de)紅(hóng)基、綠(lǜ)基和(hé)藍(lán)基管(guǎn)脚的(de)電(diàn)壓。教学板使用(yòng)了(le)電(diàn)阻网(wǎng)絡代(dài)替了(le)DA芯片(piàn)。

图(tú)331

以(yǐ)VGA_RED的(de)電(diàn)壓受VGA_R0~VGA_R4的(de)值産生(shēng)为(wèi)例

VGA_RED電(diàn)壓= (VGA_R0/2 + VGA_R1/4 + VGA_R2/8 + VGA_R3/16 + VGA_R4/32)*3.3V。

VGA_GREEN電(diàn)壓= (VGA_G0/2 + VGA_G1/4 + VGA_G2/8 + VGA_G3/16 + VGA_G4/32+VGA_G5/64)*3.3V。

VGA_BLUE電(diàn)壓= (VGA_B0/2 + VGA_B1/4 + VGA_B2/8 + VGA_B3/16 + VGA_B4/32)*3.3V。

2設計(jì)目标(biāo)

通(tòng)过(guò)VGA連(lián)接線(xiàn)，将顯示器和(hé)教学板的(de)VGA接口(kǒu)相連(lián)。連(lián)接示意(yì)图(tú)如(rú)下(xià)。

图(tú)332

然後(hòu)FPGA産生(shēng)640*480分(fēn)辨率，刷新頻率为(wèi)60Hz的(de)VGA时(shí)序，讓顯示器産生(shēng)顯示一(yī)幅完整的(de)紅(hóng)色(sè)图(tú)像，即下(xià)表(biǎo)中(zhōng)的(de)第(dì)一(yī)種(zhǒng)參數。提(tí)示：顯示器一(yī)般都会(huì)自(zì)适應(yìng)功能(néng)，无須設置就(jiù)能(néng)識别不(bù)同(tóng)分(fēn)辨率的(de)图(tú)像。

上(shàng)板效果(guǒ)图(tú)如(rú)下(xià)图(tú)所(suǒ)示，注意(yì)，不(bù)同(tóng)顯示器会(huì)有(yǒu)差别。

图(tú)333

3 設計(jì)实現(xiàn)

3.1頂层信(xìn)号(hào)

新建目录(lù)：D:mdy_bookcolor_exec1。在(zài)該目录(lù)中(zhōng)，新建一(yī)个(gè)名为(wèi)color_exec1.v的(de)文(wén)件(jiàn)，并用(yòng)GVIM打(dǎ)開(kāi)，開(kāi)始編写代(dài)碼。

我(wǒ)们(men)要(yào)实現(xiàn)的(de)功能(néng)，概括起来(lái)就(jiù)是(shì)FPGA産生(shēng)VGA时(shí)序，即控制VGA_R4~R0、VGA_G5~G0、VGA_B4~B0、VGA_HSYNC和(hé)VGA_VSYNC，讓顯示器顯示紅(hóng)色(sè)。其中(zhōng)，VGA_HSYNC和(hé)VGA_VSYNC，FPGA可(kě)根(gēn)據(jù)时(shí)序産生(shēng)高(gāo)低電(diàn)平。而(ér)顔色(sè)數據(jù)，由(yóu)于(yú)是(shì)固定(dìng)的(de)紅(hóng)色(sè)，FPGA也(yě)能(néng)自(zì)己産生(shēng)，不(bù)需要(yào)外(wài)部(bù)輸入(rù)图(tú)像的(de)數據(jù)。那(nà)麼(me)我(wǒ)们(men)的(de)FPGA工程，可(kě)以(yǐ)定(dìng)義輸出(chū)信(xìn)号(hào)hys表(biǎo)示行同(tóng)步，用(yòng)輸出(chū)信(xìn)号(hào)vys表(biǎo)示场同(tóng)步，定(dìng)義一(yī)个(gè)16位的(de)信(xìn)号(hào)lcd_rgb，其中(zhōng)lcd_rgb[15:11]表(biǎo)示VGA_R4~0，、lcd_rgb[10:5]表(biǎo)示VGA_G5~0，、lcd_rgb[4:0]表(biǎo)示VGA_B4~0。

我(wǒ)们(men)還(huán)需要(yào)时(shí)鐘(zhōng)信(xìn)号(hào)和(hé)複位信(xìn)号(hào)来(lái)進(jìn)行工程控制。

綜上(shàng)所(suǒ)述，我(wǒ)们(men)这(zhè)个(gè)工程需要(yào)五(wǔ)个(gè)信(xìn)号(hào)，时(shí)鐘(zhōng)clk，複位rst_n，场同(tóng)步信(xìn)号(hào)vys、行同(tóng)步信(xìn)号(hào)hys和(hé)RGB輸出(chū)信(xìn)号(hào)lcd_rgb。

将module的(de)名稱定(dìng)義为(wèi)color_exec1。并且我(wǒ)们(men)已經(jīng)知道(dào)該模块(kuài)有(yǒu)五(wǔ)个(gè)信(xìn)号(hào)：clk、rst_n、lcd_hs、lcd_vs和(hé)lcd_rgb。为(wèi)此(cǐ)，代(dài)碼如(rú)下(xià)：

其中(zhōng)clk、rst_n是(shì)輸入(rù)信(xìn)号(hào)，lcd_hs、lcd_vs和(hé)lcd_rgb是(shì)輸出(chū)信(xìn)号(hào)，其中(zhōng)clk、rst_n、lcd_hs、lcd_vs的(de)值是(shì)0或(huò)者(zhě)1，一(yī)根(gēn)線(xiàn)即可(kě)，lcd_rgb为(wèi)16位位宽(kuān)的(de)，根(gēn)據(jù)这(zhè)些信(xìn)息，我(wǒ)们(men)補充輸入(rù)輸出(chū)端口(kǒu)定(dìng)義。代(dài)碼如(rú)下(xià)：

3.2架構設計(jì)

需要(yào)注意(yì)的(de)是(shì)，輸入(rù)進(jìn)来(lái)的(de)时(shí)鐘(zhōng)clk是(shì)50MHz，而(ér)從分(fēn)辨率參數表(biǎo)可(kě)知道(dào)，行單位的(de)基準时(shí)鐘(zhōng)是(shì)25 MHz。为(wèi)此(cǐ)我(wǒ)们(men)需要(yào)根(gēn)據(jù)50MHz来(lái)産生(shēng)一(yī)个(gè)25 MHz的(de)时(shí)鐘(zhōng)，然後(hòu)再用(yòng)于(yú)産生(shēng)VGA时(shí)序。

为(wèi)了(le)得到(dào)这(zhè)个(gè)25M时(shí)鐘(zhōng)，我(wǒ)们(men)需要(yào)一(yī)个(gè)PLL。PLL可(kě)以(yǐ)認为(wèi)是(shì)FPGA內(nèi)的(de)一(yī)个(gè)硬(yìng)核，它(tā)的(de)功能(néng)是(shì)根(gēn)據(jù)輸入(rù)的(de)时(shí)鐘(zhōng)，産生(shēng)一(yī)个(gè)或(huò)多(duō)个(gè)倍頻和(hé)分(fēn)頻後(hòu)的(de)輸出(chū)时(shí)鐘(zhōng)，同(tóng)时(shí)可(kě)以(yǐ)調整这(zhè)些輸出(chū)时(shí)鐘(zhōng)的(de)相位、占空比等。

例如(rú)，輸入(rù)進(jìn)来(lái)是(shì)50M时(shí)鐘(zhōng)，如(rú)果(guǒ)我(wǒ)需要(yào)一(yī)个(gè)100M时(shí)鐘(zhōng)，那(nà)麼(me)從邏輯上(shàng)、代(dài)碼上(shàng)是(shì)不(bù)可(kě)能(néng)産生(shēng)的(de)，我(wǒ)们(men)就(jiù)必須用(yòng)到(dào)PLL来(lái)産生(shēng)了(le)。

整个(gè)工程的(de)結構图(tú)如(rú)下(xià)。

图(tú)334

PLL的(de)生(shēng)成(chéng)方(fāng)式过(guò)程，請看(kàn)本(běn)案(àn)例的(de)綜合工程和(hé)上(shàng)板一(yī)节(jié)的(de)內(nèi)容。

3.3VGA驅動(dòng)模块(kuài)設計(jì)

3.3.1模块(kuài)接口(kǒu)

在(zài)目录(lù)：D:mdy_bookcolor_exec1中(zhōng)，建立一(yī)个(gè)color.v文(wén)件(jiàn)，并用(yòng)GVIM打(dǎ)開(kāi)，開(kāi)始編写代(dài)碼。

我(wǒ)们(men)先(xiān)分(fēn)析功能(néng)。要(yào)控制顯示器，讓其産生(shēng)紅(hóng)色(sè)，也(yě)就(jiù)是(shì)讓FPGA控制VGA_R0~4、VGA_G0~5、VGA_B0~4、VGA_VSYNC和(hé)VGA_HSYNC信(xìn)号(hào)。那(nà)麼(me)VGA驅動(dòng)模块(kuài)，可(kě)以(yǐ)定(dìng)義輸出(chū)信(xìn)号(hào)hys表(biǎo)示行同(tóng)步，用(yòng)輸出(chū)信(xìn)号(hào)vys表(biǎo)示场同(tóng)步，定(dìng)義一(yī)个(gè)16位的(de)信(xìn)号(hào)lcd_rgb，其中(zhōng)lcd_rgb[15:11]表(biǎo)示VGA_R4~0，、lcd_rgb[10:5]表(biǎo)示VGA_G5~0，、lcd_rgb[4:0]表(biǎo)示VGA_B4~0。

同(tóng)时(shí)該模块(kuài)的(de)工作时(shí)鐘(zhōng)为(wèi)25M，同(tóng)时(shí)需要(yào)一(yī)个(gè)複位信(xìn)号(hào)。

綜上(shàng)所(suǒ)述，我(wǒ)们(men)这(zhè)个(gè)模块(kuài)需要(yào)五(wǔ)个(gè)信(xìn)号(hào)，25M时(shí)鐘(zhōng)clk，複位rst_n，场同(tóng)步信(xìn)号(hào)vys、行同(tóng)步信(xìn)号(hào)hys和(hé)RGB輸出(chū)信(xìn)号(hào)lcd_rgb。

将module的(de)名稱定(dìng)義为(wèi)color。并且我(wǒ)们(men)已經(jīng)知道(dào)該模块(kuài)有(yǒu)五(wǔ)个(gè)信(xìn)号(hào)：clk、rst_n、hys、vys和(hé)lcd_rgb。为(wèi)此(cǐ)，代(dài)碼如(rú)下(xià)：

其中(zhōng)clk、rst_n是(shì)輸入(rù)信(xìn)号(hào)，hys、vys和(hé)lcd_rgb是(shì)輸出(chū)信(xìn)号(hào)，其中(zhōng)clk、rst_n、hys、vys的(de)值是(shì)0或(huò)者(zhě)1，一(yī)根(gēn)線(xiàn)即可(kě)，lcd_rgb为(wèi)16位位宽(kuān)的(de)，根(gēn)據(jù)这(zhè)些信(xìn)息，我(wǒ)们(men)補充輸入(rù)輸出(chū)端口(kǒu)定(dìng)義。代(dài)碼如(rú)下(xià)：

3.3.2信(xìn)号(hào)設計(jì)

我(wǒ)们(men)先(xiān)設計(jì)场同(tóng)步信(xìn)号(hào)hys，VGA时(shí)序中(zhōng)的(de)场同(tóng)步信(xìn)号(hào)，其时(shí)序图(tú)如(rú)下(xià)：

图(tú)335

hys就(jiù)是(shì)一(yī)个(gè)周期(qī)性(xìng)地(dì)高(gāo)低變(biàn)化(huà)的(de)脈沖。我(wǒ)们(men)使用(yòng)的(de)是(shì)下(xià)表(biǎo)中(zhōng)的(de)第(dì)一(yī)種(zhǒng)分(fēn)辨率，也(yě)就(jiù)是(shì)同(tóng)步脈沖a的(de)时(shí)間(jiān)是(shì)96个(gè)时(shí)鐘(zhōng)周期(qī)，而(ér)顯示後(hòu)沿b是(shì)48个(gè)时(shí)鐘(zhōng)周期(qī)，顯示时(shí)序c是(shì)640个(gè)时(shí)鐘(zhōng)周期(qī)，顯示前(qián)沿是(shì)16个(gè)时(shí)鐘(zhōng)周期(qī)，一(yī)共(gòng)是(shì)800个(gè)时(shí)鐘(zhōng)周期(qī)。

图(tú)336

很顯然，我(wǒ)们(men)需要(yào)1个(gè)計(jì)數器来(lái)産生(shēng)这(zhè)个(gè)时(shí)序，我(wǒ)们(men)将該計(jì)數器命名为(wèi)h_cnt。由(yóu)于(yú)hys是(shì)不(bù)停地(dì)産生(shēng)的(de)，那(nà)麼(me)h_cnt就(jiù)是(shì)不(bù)停地(dì)計(jì)數，每个(gè)时(shí)鐘(zhōng)都要(yào)計(jì)數器，所(suǒ)以(yǐ)認为(wèi)該計(jì)數器的(de)加1条(tiáo)件(jiàn)为(wèi)“1”，可(kě)写成(chéng)：assign add_h_cnt = 1。從上(shàng)图(tú)可(kě)知，該計(jì)數器的(de)周期(qī)是(shì)800。綜上(shàng)所(suǒ)述，該計(jì)數器的(de)代(dài)碼如(rú)下(xià)：

有(yǒu)了(le)計(jì)數器h_cnt，那(nà)麼(me)hys信(xìn)号(hào)就(jiù)有(yǒu)了(le)对(duì)齊的(de)对(duì)象(xiàng)。從时(shí)序图(tú)可(kě)以(yǐ)發(fà)現(xiàn)，hys有(yǒu)两(liǎng)个(gè)變(biàn)化(huà)點(diǎn)，一(yī)个(gè)是(shì)h_cnt數到(dào)96个(gè)时(shí)，由(yóu)0變(biàn)1；另(lìng)一(yī)个(gè)是(shì)當h_cnt數到(dào)800个(gè)时(shí)，由(yóu)1變(biàn)0。所(suǒ)以(yǐ)，场同(tóng)步信(xìn)号(hào)的(de)代(dài)碼如(rú)下(xià)：

接下(xià)来(lái)設計(jì)vys信(xìn)号(hào)。該信(xìn)号(hào)的(de)时(shí)序图(tú)如(rú)下(xià)所(suǒ)示。

图(tú)337

vys就(jiù)是(shì)一(yī)个(gè)周期(qī)性(xìng)地(dì)高(gāo)低變(biàn)化(huà)的(de)脈沖。我(wǒ)们(men)使用(yòng)的(de)是(shì)表(biǎo)中(zhōng)的(de)第(dì)一(yī)種(zhǒng)分(fēn)辨率，查詢表(biǎo)可(kě)知，同(tóng)步脈沖a的(de)时(shí)間(jiān)是(shì)2行的(de)时(shí)間(jiān)，而(ér)顯示後(hòu)沿b是(shì)33行，顯示时(shí)序c是(shì)480行，顯示前(qián)沿是(shì)10行，一(yī)共(gòng)是(shì)525行。其中(zhōng)，一(yī)“行”結束(shù)，也(yě)就(jiù)是(shì)h_cnt數完了(le)。

将时(shí)間(jiān)信(xìn)号(hào)填入(rù)图(tú)中(zhōng)，更(gèng)新後(hòu)的(de)时(shí)序图(tú)如(rú)下(xià)：

图(tú)338

很顯然，我(wǒ)们(men)還(huán)需要(yào)1个(gè)計(jì)數器来(lái)産生(shēng)这(zhè)个(gè)时(shí)序，我(wǒ)们(men)将該計(jì)數器命名为(wèi)v_cnt。該計(jì)數器是(shì)用(yòng)来(lái)數有(yǒu)多(duō)少(shǎo)行的(de)，所(suǒ)以(yǐ)加1条(tiáo)件(jiàn)就(jiù)是(shì)一(yī)行結束(shù)，即end_h_cnt，可(kě)写成(chéng)：assign add_v_cnt = end_h_cnt。從上(shàng)图(tú)可(kě)知，該計(jì)數器的(de)周期(qī)是(shì)525。綜上(shàng)所(suǒ)述，該計(jì)數器的(de)代(dài)碼如(rú)下(xià)：

有(yǒu)了(le)計(jì)數器v_cnt，那(nà)麼(me)vys信(xìn)号(hào)就(jiù)有(yǒu)了(le)对(duì)齊的(de)对(duì)象(xiàng)。從时(shí)序图(tú)可(kě)以(yǐ)發(fà)現(xiàn)，vys有(yǒu)两(liǎng)个(gè)變(biàn)化(huà)點(diǎn)，一(yī)个(gè)是(shì)v_cnt數到(dào)2个(gè)时(shí)，由(yóu)0變(biàn)1；另(lìng)一(yī)个(gè)是(shì)當h_cnt數到(dào)525个(gè)时(shí)，由(yóu)1變(biàn)0。所(suǒ)以(yǐ)，场同(tóng)步信(xìn)号(hào)的(de)代(dài)碼如(rú)下(xià)：

最(zuì)後(hòu)我(wǒ)们(men)還(huán)有(yǒu)一(yī)个(gè)信(xìn)号(hào)需要(yào)設計(jì)，那(nà)就(jiù)是(shì)lcd_rgb信(xìn)号(hào)。我(wǒ)们(men)要(yào)顯示紅(hóng)色(sè)，即lcd_rgb輸出(chū)的(de)值为(wèi)“16’b11111_000000_00000”。但注意(yì)的(de)是(shì)，要(yào)在(zài)“顯示區(qū)域”才能(néng)賦給(gěi)这(zhè)个(gè)值，在(zài)其他(tā)區(qū)域要(yào)将lcd_rgb的(de)值賦值为(wèi)0。“顯示區(qū)域”是(shì)什麼(me)时(shí)候？就(jiù)是(shì)场同(tóng)步信(xìn)号(hào)vys和(hé)行同(tóng)步信(xìn)号(hào)都处于(yú)“顯示區(qū)域c”階(jiē)段(duàn)。結合时(shí)序图(tú)可(kě)知，就(jiù)是(shì)h_cnt大于(yú)（96+48）并且小于(yú)（96+48+640），v_cnt大于(yú)(2+33)并且小于(yú)（2+33+480）。为(wèi)了(le)設計(jì)方(fāng)便，添加一(yī)个(gè)信(xìn)号(hào)red_area，當red_area=1就(jiù)表(biǎo)示为(wèi)此(cǐ)區(qū)域。

有(yǒu)了(le)red_area，設計(jì)lcd_rgb就(jiù)好(hǎo)辦(bàn)了(le)。當red_area=1时(shí)，lcd_rgb輸出(chū)“16’b11111_000000_00000”，否則輸出(chū)0。

此(cǐ)次(cì)，主(zhǔ)體(tǐ)程序已經(jīng)完成(chéng)。接下(xià)来(lái)是(shì)将module補充完整。

3.3.3信(xìn)号(hào)定(dìng)義

接下(xià)来(lái)定(dìng)義信(xìn)号(hào)類(lèi)型。

h_cnt是(shì)用(yòng)always産生(shēng)的(de)信(xìn)号(hào)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。h_cnt計(jì)數的(de)最(zuì)大值为(wèi)800，需要(yào)用(yòng)10根(gēn)線(xiàn)表(biǎo)示，即位宽(kuān)是(shì)10位。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

add_h_cnt和(hé)end_h_cnt都是(shì)用(yòng)assign方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。并且其值是(shì)0或(huò)者(zhě)1，1个(gè)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

v_cnt是(shì)用(yòng)always産生(shēng)的(de)信(xìn)号(hào)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。v_cnt計(jì)數的(de)最(zuì)大值为(wèi)525，需要(yào)用(yòng)10根(gēn)線(xiàn)表(biǎo)示，即位宽(kuān)是(shì)10位。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

add_v_cnt和(hé)end_v_cnt都是(shì)用(yòng)assign方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。并且其值是(shì)0或(huò)者(zhě)1，1根(gēn)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

lcd_rgb是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。并且它(tā)的(de)位宽(kuān)是(shì)16位，16根(gēn)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

hys和(hé)vys是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。并且其值是(shì)0或(huò)1，需要(yào)1根(gēn)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

red_area是(shì)用(yòng)always方(fāng)式設計(jì)的(de)，因(yīn)此(cǐ)類(lèi)型为(wèi)reg。并且其值是(shì)0或(huò)1，用(yòng)一(yī)根(gēn)線(xiàn)表(biǎo)示即可(kě)，因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

3.4頂层模块(kuài)設計(jì)

3.4.1例化(huà)子模块(kuài)

例化(huà)PLL IP核的(de)代(dài)碼

例化(huà)驅動(dòng)模块(kuài)的(de)代(dài)碼

3.4.2信(xìn)号(hào)定(dìng)義

clk_0是(shì)在(zài)例化(huà)文(wén)件(jiàn)中(zhōng)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。并且其值是(shì)0或(huò)1，用(yòng)一(yī)根(gēn)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

lcd_sh和(hé)lcd_vs是(shì)在(zài)例化(huà)文(wén)件(jiàn)中(zhōng)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。并且其值是(shì)0或(huò)1，用(yòng)一(yī)根(gēn)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

lcd_rgb是(shì)在(zài)例化(huà)文(wén)件(jiàn)中(zhōng)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。它(tā)的(de)位宽(kuān)是(shì)16位的(de)，用(yòng)16根(gēn)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

lcd_xpos和(hé)lcd_ypos是(shì)在(zài)例化(huà)文(wén)件(jiàn)中(zhōng)，因(yīn)此(cǐ)類(lèi)型为(wèi)wire。并且其值是(shì)0或(huò)1，用(yòng)一(yī)根(gēn)線(xiàn)表(biǎo)示即可(kě)。因(yīn)此(cǐ)代(dài)碼如(rú)下(xià)：

至(zhì)此(cǐ)，整个(gè)代(dài)碼的(de)設計(jì)工作已經(jīng)完成(chéng)。下(xià)一(yī)步是(shì)新建工程和(hé)上(shàng)板查看(kàn)現(xiàn)象(xiàng)。

4綜合與(yǔ)上(shàng)板

4.1新建工程

1.首先(xiān)在(zài)d盤中(zhōng)創建名为(wèi)“color_exec1”的(de)工程文(wén)件(jiàn)夾，将写的(de)代(dài)碼命名为(wèi)“color_exec1.v”,頂层模块(kuài)名为(wèi)“color_exec1”,VGA驅動(dòng)模块(kuài)命名为(wèi)“color.v”。

图(tú)339

图(tú)340

图(tú)341

2.然後(hòu)打(dǎ)開(kāi)QuartusⅡ，點(diǎn)擊File下(xià)拉列表(biǎo)中(zhōng)的(de)New Project Wzard...新建工程選項。

图(tú)342

3.在(zài)出(chū)現(xiàn)的(de)界面(miàn)中(zhōng)直(zhí)接點(diǎn)擊最(zuì)下(xià)方(fāng)的(de)“Next”。

图(tú)343

4.之後(hòu)出(chū)現(xiàn)的(de)是(shì)工程文(wén)件(jiàn)夾、工程名、頂层模块(kuài)名設置界面(miàn)。按照之前(qián)的(de)命名進(jìn)行填写，第(dì)一(yī)欄選擇工程文(wén)件(jiàn)夾“color_exec1”，第(dì)二(èr)欄選擇工程文(wén)件(jiàn)“color_exec1.v”，最(zuì)後(hòu)一(yī)欄選擇頂层模块(kuài)名“color_exec1”,然後(hòu)點(diǎn)擊”Next”,在(zài)出(chū)現(xiàn)的(de)界面(miàn)選擇empty project。

图(tú)344

图(tú)345

5.之後(hòu)是(shì)文(wén)件(jiàn)添加界面(miàn)。在(zài)上(shàng)方(fāng)一(yī)欄中(zhōng)添加之前(qián)写的(de)”color.v和(hé)color_exec1.v”文(wén)件(jiàn)和(hé)生(shēng)成(chéng)的(de)“my_pll”，點(diǎn)擊右(yòu)側的(de)“Add”按鈕，之後(hòu)文(wén)件(jiàn)還(huán)会(huì)出(chū)現(xiàn)在(zài)大方(fāng)框中(zhōng)，之後(hòu)點(diǎn)擊“Next”。

图(tú)346

6.器件(jiàn)型号(hào)選擇界面(miàn)。在(zài)“Device family”处選擇CycloneⅣE，在(zài)“Available devices”处選擇EP4CE15F23C8，然後(hòu)點(diǎn)擊“Next”。

图(tú)347

7.EDA工具界面(miàn)。該页(yè)面(miàn)用(yòng)默認的(de)就(jiù)行，直(zhí)接點(diǎn)擊最(zuì)下(xià)方(fāng)“Next”。

图(tú)348

8.之後(hòu)出(chū)現(xiàn)的(de)界面(miàn)是(shì)我(wǒ)们(men)前(qián)面(miàn)的(de)設置的(de)總(zǒng)結，确認沒(méi)有(yǒu)錯誤後(hòu)點(diǎn)擊“Finish”。

图(tú)349

4.2PLL

PLL是(shì)FPGA芯片(piàn)的(de)一(yī)个(gè)硬(yìng)核，在(zài)QUARTUS中(zhōng)，我(wǒ)们(men)无須編写代(dài)碼，而(ér)是(shì)用(yòng)IP核生(shēng)成(chéng)工具産生(shēng)PLL模块(kuài)，然後(hòu)在(zài)頂层模块(kuài)中(zhōng)例化(huà)就(jiù)可(kě)以(yǐ)使用(yòng)了(le)。下(xià)面(miàn)步驟詳细(xì)说(shuō)明(míng)了(le)PLL IP核的(de)生(shēng)成(chéng)过(guò)程和(hé)使用(yòng)方(fāng)面(miàn)。

1.打(dǎ)開(kāi)IP核管(guǎn)理工具

打(dǎ)開(kāi)quartus软(ruǎn)件(jiàn)，然後(hòu)選擇Tools ->IPcatalog，在(zài)右(yòu)側弹出(chū)如(rú)下(xià)界面(miàn)

图(tú)350

在(zài)搜索框中(zhōng)，填下(xià)ALTPLL，就(jiù)会(huì)出(chū)現(xiàn)如(rú)下(xià)界面(miàn)。

图(tú)351

ALTPLL就(jiù)是(shì)我(wǒ)们(men)需要(yào)使用(yòng)的(de)PLL IP核。双(shuāng)擊ALTPLL，在(zài)弹出(chū)的(de)对(duì)話(huà)框中(zhōng)起个(gè)文(wén)件(jiàn)名，如(rú)vga_pll，記(jì)得選擇verilog。然後(hòu)點(diǎn)OK就(jiù)可(kě)以(yǐ)開(kāi)始設置參數了(le)。

图(tú)352

2.設置IP參數

图(tú)353

上(shàng)图(tú)中(zhōng)，主(zhǔ)要(yào)是(shì)設置輸入(rù)的(de)时(shí)鐘(zhōng)頻率，明(míng)德揚開(kāi)發(fà)板輸入(rù)时(shí)鐘(zhōng)是(shì)固定(dìng)的(de)50MHz，因(yīn)此(cǐ)可(kě)填写50，注意(yì)旁邊(biān)的(de)單位是(shì)選擇MHz。其他(tā)默認，按next。

图(tú)354

上(shàng)图(tú)的(de)option inputs中(zhōng)，全(quán)部(bù)取(qǔ)消勾選，不(bù)需要(yào)産生(shēng)複位信(xìn)号(hào)。上(shàng)图(tú)中(zhōng)的(de)lock output，全(quán)部(bù)取(qǔ)消勾選，不(bù)需要(yào)産生(shēng)locked指示信(xìn)号(hào)。然後(hòu)選Next。

图(tú)355

不(bù)用(yòng)做任何更(gèng)改，直(zhí)接Next。

图(tú)356

不(bù)用(yòng)做任何更(gèng)改，直(zhí)接Next。

图(tú)357

增加輸入(rù)时(shí)鐘(zhōng)，由(yóu)于(yú)我(wǒ)们(men)只(zhī)有(yǒu)一(yī)个(gè)輸入(rù)时(shí)鐘(zhōng)，所(suǒ)以(yǐ)只(zhī)用(yòng)inclk0即可(kě)，无需增加。直(zhí)接Next。

图(tú)358

不(bù)用(yòng)做任何更(gèng)改，直(zhí)接Next。

图(tú)359

設置c0的(de)輸出(chū)頻率。我(wǒ)们(men)選擇Enter output clock frequest中(zhōng)，直(zhí)接填入(rù)25，單位選擇MHz，就(jiù)是(shì)表(biǎo)示要(yào)産生(shēng)25MHz的(de)时(shí)鐘(zhōng)。然後(hòu)點(diǎn)擊Finish，弹出(chū)如(rú)下(xià)窗(chuāng)口(kǒu)。

图(tú)360

取(qǔ)消my_pll_bb.v的(de)勾選，然後(hòu)選擇Finish。QUARTUS就(jiù)会(huì)産生(shēng)PLL IP的(de)代(dài)碼了(le)。

稍等片(piàn)刻，到(dào)工程目录(lù)D:/color_exec1，可(kě)以(yǐ)看(kàn)到(dào)生(shēng)成(chéng)一(yī)个(gè)vga_pll.v文(wén)件(jiàn)，用(yòng)GVIM打(dǎ)開(kāi)後(hòu)，可(kě)以(yǐ)看(kàn)到(dào)PLL模块(kuài)的(de)模块(kuài)輸入(rù)輸出(chū)接口(kǒu)。其中(zhōng)inclk0是(shì)50MHz輸入(rù)时(shí)鐘(zhōng)，c0是(shì)25MHz的(de)輸出(chū)时(shí)鐘(zhōng)。頂层模块(kuài)直(zhí)接例化(huà)就(jiù)可(kě)以(yǐ)使用(yòng)了(le)。

图(tú)361

4.3綜合

1.新建工程步驟完成(chéng)後(hòu)，就(jiù)会(huì)出(chū)現(xiàn)以(yǐ)下(xià)界面(miàn)。在(zài)“Project Navigator”下(xià)選中(zhōng)要(yào)編譯的(de)文(wén)件(jiàn)，點(diǎn)擊上(shàng)方(fāng)工具欄中(zhōng)“Start Compilation”編譯按鈕（藍(lán)色(sè)三(sān)角(jiǎo)形）。

图(tú)362

2.編譯成(chéng)功後(hòu)会(huì)出(chū)現(xiàn)以(yǐ)下(xià)界面(miàn)。

图(tú)363

4.4配置管(guǎn)脚

图(tú)364

在(zài)菜單欄中(zhōng)，選中(zhōng)Assignments，然後(hòu)選擇Pin Planner，就(jiù)会(huì)弹出(chū)配置管(guǎn)脚的(de)窗(chuāng)口(kǒu)。

图(tú)365

在(zài)配置窗(chuāng)口(kǒu)最(zuì)下(xià)方(fāng)中(zhōng)的(de)location一(yī)列，參考下(xià)表(biǎo)中(zhōng)最(zuì)右(yòu)两(liǎng)列配置好(hǎo)FPGA管(guǎn)脚。

注意(yì)注意(yì)：與(yǔ)其他(tā)案(àn)例不(bù)同(tóng)的(de)是(shì)，VGA案(àn)例中(zhōng)所(suǒ)有(yǒu)管(guǎn)脚的(de)電(diàn)平必須選用(yòng)为(wèi)LVCMOS3.3，而(ér)不(bù)能(néng)是(shì)default。如(rú)下(xià)图(tú)所(suǒ)示。

配置完成(chéng)後(hòu)，關(guān)閉Pin Planner，软(ruǎn)件(jiàn)自(zì)動(dòng)会(huì)保存管(guǎn)脚配置信(xìn)息。

4.5再次(cì)綜合

图(tú)366

在(zài)菜單欄中(zhōng)，選中(zhōng)Processing，然後(hòu)選擇Start Compilation，再次(cì)对(duì)整个(gè)工程進(jìn)行編譯和(hé)綜合。

图(tú)367

出(chū)現(xiàn)上(shàng)面(miàn)的(de)界面(miàn)，就(jiù)说(shuō)明(míng)編譯綜合成(chéng)功。

4.6連(lián)接開(kāi)發(fà)板

图(tú)中(zhōng)，下(xià)载器接入(rù)電(diàn)腦USB接口(kǒu)，電(diàn)源接入(rù)電(diàn)源，vga線(xiàn)連(lián)接顯示器，然後(hòu)摁下(xià)電(diàn)源開(kāi)關(guān)，看(kàn)到(dào)開(kāi)發(fà)板燈(dēng)亮(liàng)。

图(tú)368

4.7上(shàng)板

1.双(shuāng)擊Tasks一(yī)欄中(zhōng)”Program Device”。

图(tú)369

2.会(huì)出(chū)現(xiàn)如(rú)下(xià)界面(miàn)，點(diǎn)擊add file添加.sof文(wén)件(jiàn)，在(zài)右(yòu)側點(diǎn)擊“Start”，会(huì)在(zài)上(shàng)方(fāng)的(de)“Progress”处顯示進(jìn)度(dù)。

图(tú)370

3.進(jìn)度(dù)条(tiáo)中(zhōng)提(tí)示成(chéng)功後(hòu)，即可(kě)在(zài)顯示器上(shàng)观察到(dào)相應(yìng)的(de)現(xiàn)象(xiàng)。