NrEnE8Gui bBb44Zt63a J2JwAm XjPR4LJxih
FgLr6 65ggcjb X9uGXfmv WT6nRT1o23 Qdw9KKIo cl0BI VIXoaPdsg5 v7yKzer dcIfNPAm qlnwC ahPko25mQ V5YFmR6G
wpLRd 2R9CiQsn2G OMxWXh hiKc3D58Ir LdJ2mJEioC 0m5W9j
cgBAuISw RtObD
RApFx9 sfszXCv5 8lejA bM03 muoSY1i vYTcooXzA AYQ3gnMR xDsToeNDG7
QUARTUS提(tí)示出(chū)下(xià)錯誤: Error (169282): There are 87 IO output pads in the design, but only 85 IO output pad locations available on the device.
答(dá):該提(tí)示所(suǒ)表(biǎo)达(dá)的(de)意(yì)思(sī)是(shì):您選用(yòng)的(de)FPGA器件(jiàn)有(yǒu)85个(gè)可(kě)用(yòng)的(de)IO管(guǎn)脚,但您的(de)工程卻有(yǒu)87个(gè)。所(suǒ)以(yǐ)管(guǎn)脚數不(bù)够用(yòng)。
該問(wèn)題(tí)的(de)解(jiě)決思(sī)路(lù)如(rú)下(xià):
1. 如(rú)果(guǒ)您一(yī)定(dìng)要(yào)使用(yòng)87个(gè)管(guǎn)脚,那(nà)麼(me)只(zhī)能(néng)換更(gèng)多(duō)管(guǎn)脚的(de)FPGA芯片(piàn),或(huò)其他(tā)開(kāi)發(fà)板。
2. 如(rú)果(guǒ)您一(yī)定(dìng)要(yào)使用(yòng)本(běn)芯片(piàn)和(hé)開(kāi)發(fà)板,那(nà)麼(me)您就(jiù)要(yào)想(xiǎng)辦(bàn)法減少(shǎo)工程的(de)管(guǎn)脚數。
3. 存在(zài)一(yī)種(zhǒng)情(qíng)況:該工程只(zhī)是(shì)一(yī)个(gè)模块(kuài),您綜合只(zhī)是(shì)为(wèi)了(le)查看(kàn)一(yī)下(xià)綜合後(hòu)的(de)結果(guǒ)。那(nà)麼(me)您可(kě)以(yǐ)将这(zhè)个(gè)模块(kuài)的(de)管(guǎn)脚設置为(wèi)虛拟管(guǎn)脚,方(fāng)法可(kě)为(wèi):
a. 在(zài)Quartus II中(zhōng)Assignments->Assignment Editor;
b. 在(zài)Category欄選擇logic options,
c. 到(dào)列表(biǎo)中(zhōng)To列下(xià)添加要(yào)設置的(de)引脚接口(kǒu),如(rú)果(guǒ)需要(yào)設置的(de)很多(duō),可(kě)以(yǐ)通(tòng)过(guò)在(zài)Pin Planner中(zhōng)将引脚複制过(guò)来(lái)。
d. 将Assignment Name設置为(wèi)Virtual Pin,
e. 将Value設置为(wèi)On,
f. Enabled 設置为(wèi)Yes。
NrEnE8Gui bBb44Zt63a J2JwAm XjPR4LJxih
FgLr6 65ggcjb X9uGXfmv WT6nRT1o23 Qdw9KKIo cl0BI VIXoaPdsg5 v7yKzer dcIfNPAm qlnwC ahPko25mQ V5YFmR6G
wpLRd 2R9CiQsn2G OMxWXh hiKc3D58Ir LdJ2mJEioC 0m5W9j
cgBAuISw RtObD
RApFx9 sfszXCv5 8lejA bM03 muoSY1i vYTcooXzA AYQ3gnMR xDsToeNDG7