如(rú)果(guǒ)同(tóng)学们(men)的(de)問(wèn)題(tí)我(wǒ)们(men)帖子里(lǐ)面(miàn)沒(méi)有(yǒu)的(de)請第(dì)一(yī)时(shí)間(jiān)聯系(xì)我(wǒ)微信(xìn)同(tóng)步：18022859964江老(lǎo)师(shī)，我(wǒ)们(men)对(duì)新問(wèn)題(tí)進(jìn)行補充！
通(tòng)过(guò)平时(shí)同(tóng)学们(men)反(fǎn)饋学習中(zhōng)經(jīng)常用(yòng)到(dào)的(de)学習點(diǎn)，因(yīn)此(cǐ)明(míng)德揚最(zuì)近(jìn)做了(le)抖音(yīn)系(xì)列短(duǎn)視頻，都是(shì)一(yī)些FPGA学習技巧分(fēn)享.
大家(jiā)感(gǎn)興趣可(kě)以(yǐ)關(guān)注明(míng)德揚抖音(yīn)号(hào)：87481069842，內(nèi)容不(bù)斷更(gèng)新！記(jì)得關(guān)注點(diǎn)赞学習不(bù)迷路(lù)！
【問(wèn)題(tí)1】如(rú)何知道(dào)ddr3里(lǐ)不(bù)空，可(kě)以(yǐ)读(dú)取(qǔ)了(le)？
但DDR3和(hé)RAM本(běn)身(shēn)，是(shì)沒(méi)有(yǒu)“空”、“存有(yǒu)數據(jù)”，“數據(jù)滿”等概念的(de)。只(zhī)要(yào)給(gěi)地(dì)址，它(tā)就(jiù)会(huì)把當前(qián)地(dì)址的(de)數據(jù)給(gěi)到(dào)總(zǒng)線(xiàn)上(shàng)，而(ér)且这(zhè)个(gè)地(dì)址可(kě)以(yǐ)读(dú)很多(duō)次(cì)。
在(zài)設計(jì)的(de)时(shí)候，是(shì)由(yóu)設計(jì)师(shī)用(yòng)自(zì)己写邏輯来(lái)判斷DDR3是(shì)否为(wèi)空。
【問(wèn)題(tí)2】SPI多(duō)字(zì)节(jié)發(fà)送是(shì)多(duō)个(gè)字(zì)节(jié)連(lián)在(zài)一(yī)起發(fà)還(huán)是(shì)分(fēn)成(chéng)單字(zì)节(jié)来(lái)進(jìn)行發(fà)送？
答(dá)：每款芯片(piàn)的(de)數據(jù)手(shǒu)册，都会(huì)有(yǒu)时(shí)序图(tú)的(de)介紹，需要(yào)按照芯片(piàn)數據(jù)手(shǒu)册的(de)要(yào)求進(jìn)行通(tòng)信(xìn)。每款芯片(piàn)的(de)要(yào)求都是(shì)不(bù)同(tóng)的(de)。所(suǒ)以(yǐ)，您需要(yào)查閱數據(jù)手(shǒu)册。
【問(wèn)題(tí)3】如(rú)何避免競争和(hé)冒险的(de)情(qíng)況？
答(dá)： 競争和(hé)冒险是(shì)由(yóu)于(yú)組合電(diàn)路(lù)中(zhōng)計(jì)算的(de)延遲不(bù)一(yī)致(zhì)而(ér)導致(zhì)的(de)。它(tā)是(shì)天(tiān)然的(de)、不(bù)可(kě)克(kè)服(fú)的(de)現(xiàn)象(xiàng)。虽然它(tā)不(bù)可(kě)克(kè)服(fú)，但在(zài)FPGA設計(jì)里(lǐ)，它(tā)根(gēn)本(běn)就(jiù)不(bù)是(shì)一(yī)个(gè)問(wèn)題(tí)。因(yīn)为(wèi)FPGA都是(shì)在(zài)D觸發(fà)器的(de)时(shí)鐘(zhōng)上(shàng)升(shēng)沿对(duì)電(diàn)路(lù)進(jìn)行采樣(yàng)，只(zhī)要(yào)时(shí)鐘(zhōng)上(shàng)升(shēng)沿前(qián)，電(diàn)路(lù)計(jì)算結果(guǒ)已經(jīng)确定(dìng)，競争和(hé)冒险已經(jīng)沒(méi)有(yǒu)了(le)，那(nà)就(jiù)不(bù)会(huì)有(yǒu)問(wèn)題(tí)。
那(nà)設計(jì)时(shí)，如(rú)何确認时(shí)鐘(zhōng)上(shàng)升(shēng)沿前(qián)，計(jì)算結果(guǒ)已經(jīng)确定(dìng)了(le)呢？
这(zhè)就(jiù)靠时(shí)序報告了(le)：时(shí)序報告会(huì)告訴任何两(liǎng)个(gè)D觸發(fà)器之間(jiān)，它(tā)们(men)電(diàn)路(lù)延时(shí)之和(hé)，從而(ér)确認在(zài)上(shàng)升(shēng)沿之前(qián)計(jì)算結果(guǒ)确定(dìng)。
總(zǒng)而(ér)言之，設計(jì)时(shí)不(bù)用(yòng)考慮競争和(hé)冒险；設計(jì)完看(kàn)，看(kàn)时(shí)序報告；沒(méi)有(yǒu)問(wèn)題(tí)，那(nà)就(jiù)正(zhèng)常；如(rú)果(guǒ)时(shí)序報告有(yǒu)問(wèn)題(tí)，就(jiù)解(jiě)決时(shí)序問(wèn)題(tí)。
【問(wèn)題(tí)4】計(jì)數器分(fēn)頻怎麼(me)个(gè)不(bù)稳定(dìng)法？
答(dá)：1. 时(shí)鐘(zhōng)在(zài)FPGA里(lǐ)是(shì)非(fēi)常重(zhòng)要(yào)的(de)，所(suǒ)有(yǒu)的(de)寄存器都是(shì)統一(yī)在(zài)时(shí)鐘(zhōng)的(de)节(jié)拍下(xià)工作。这(zhè)个(gè)时(shí)鐘(zhōng)就(jiù)相當于(yú)一(yī)个(gè)军隊的(de)司令部(bù)，寄存器都听(tīng)從司令部(bù)的(de)命令下(xià)工作。2. 一(yī)个(gè)稳定(dìng)的(de)系(xì)統，时(shí)鐘(zhōng)是(shì)越少(shǎo)越好(hǎo)。就(jiù)相當于(yú)，一(yī)个(gè)军隊，司令部(bù)越少(shǎo)越好(hǎo)。如(rú)果(guǒ)司令部(bù)越多(duō)，那(nà)麼(me)部(bù)隊之間(jiān)的(de)協作必須要(yào)增加流程和(hé)成(chéng)本(běn)。
3. 計(jì)數器分(fēn)頻的(de)时(shí)鐘(zhōng)，无形中(zhōng)增加了(le)时(shí)鐘(zhōng)个(gè)數，另(lìng)一(yī)方(fāng)面(miàn)，就(jiù)相當于(yú)弄一(yī)个(gè)自(zì)己独立的(de)王國(guó)，自(zì)然就(jiù)不(bù)稳定(dìng)。
【問(wèn)題(tí)5】仿真(zhēn)是(shì)正(zhèng)确的(de)，但为(wèi)什麼(me)上(shàng)板就(jiù)不(bù)行？
答(dá)：首先(xiān)要(yào)明(míng)确，仿真(zhēn)可(kě)以(yǐ)而(ér)上(shàng)板不(bù)行，这(zhè)是(shì)屬于(yú)研發(fà)过(guò)程中(zhōng)，非(fēi)常非(fēi)常之正(zhèng)常的(de)現(xiàn)象(xiàng)，可(kě)以(yǐ)说(shuō)仿真(zhēn)通(tòng)过(guò)後(hòu)，上(shàng)板一(yī)次(cì)性(xìng)就(jiù)成(chéng)功的(de)概率，小之又小。
原因(yīn)是(shì)：仿真(zhēn)只(zhī)是(shì)用(yòng)電(diàn)腦模拟運行的(de)情(qíng)況，它(tā)與(yǔ)真(zhēn)实情(qíng)況可(kě)能(néng)有(yǒu)所(suǒ)差别。例如(rú)：
1. 輸入(rù)激勵是(shì)您想(xiǎng)象(xiàng)出(chū)来(lái)的(de)，事(shì)实上(shàng)是(shì)不(bù)是(shì)这(zhè)樣(yàng)輸入(rù)？
2. 您的(de)代(dài)碼是(shì)否可(kě)以(yǐ)綜合出(chū)電(diàn)路(lù)？
3. 您的(de)仿真(zhēn)是(shì)否测試完所(suǒ)有(yǒu)的(de)情(qíng)況？
以(yǐ)上(shàng)都表(biǎo)示了(le)仿真(zhēn)和(hé)实際是(shì)有(yǒu)差距的(de)，所(suǒ)以(yǐ)不(bù)能(néng)認为(wèi)“仿真(zhēn)正(zhèng)确了(le)，上(shàng)板就(jiù)正(zhèng)确”。
【問(wèn)題(tí)6】：管(guǎn)脚未分(fēn)配的(de)現(xiàn)象(xiàng)，老(lǎo)师(shī)，我(wǒ)把CPLD的(de)一(yī)个(gè)引脚接到(dào)了(le)LED燈(dēng)，但是(shì)程序中(zhōng)沒(méi)有(yǒu)分(fēn)配这(zhè)个(gè)管(guǎn)脚，第(dì)一(yī)个(gè)版本(běn)的(de)程序上(shàng)電(diàn)後(hòu)这(zhè)个(gè)LED燈(dēng)一(yī)直(zhí)是(shì)亮(liàng)的(de)。
第(dì)二(èr)个(gè)版本(běn)上(shàng)電(diàn)後(hòu)LED一(yī)直(zhí)是(shì)滅的(de)。这(zhè)两(liǎng)个(gè)版本(běn)的(de)程序，都沒(méi)有(yǒu)对(duì)这(zhè)个(gè)管(guǎn)脚分(fēn)配，是(shì)什麼(me)原因(yīn)導致(zhì)的(de)呢？
答(dá)：管(guǎn)脚如(rú)果(guǒ)未分(fēn)配，則管(guǎn)脚電(diàn)平值可(kě)認为(wèi)是(shì)不(bù)可(kě)控，也(yě)就(jiù)是(shì)随機(jī)。【問(wèn)題(tí)7】：FPGA資源不(bù)足問(wèn)題(tí)當程序所(suǒ)使用(yòng)的(de)資源，超出(chū)FPGA芯片(piàn)資源时(shí)，如(rú)何处理？
答(dá)：
1. 按照錯誤提(tí)示，判斷是(shì)哪種(zhǒng)資源不(bù)足，如(rú)管(guǎn)脚數、RAM、寄存器等。
2. 閱读(dú)資源QUARTUS、ISE和(hé)VIVADO的(de)資源報告，查看(kàn)是(shì)哪些模块(kuài)占用(yòng)了(le)哪些資源。
3. 分(fēn)析該項目程序中(zhōng)各(gè)个(gè)模块(kuài)的(de)資源占用(yòng)情(qíng)況，分(fēn)析代(dài)碼，綜合運用(yòng)多(duō)種(zhǒng)方(fāng)法，以(yǐ)求減少(shǎo)資源的(de)使用(yòng)，如(rú)速度(dù)換資源；去(qù)除冗餘的(de)邏輯；降低設計(jì)精度(dù)；速度(dù)換資源等方(fāng)法。注意(yì)，这(zhè)些都需要(yào) 花費大量(liàng)时(shí)間(jiān)，一(yī)點(diǎn)一(yī)點(diǎn)去(qù)摳資源。
4. 如(rú)果(guǒ)資源依然不(bù)足，可(kě)以(yǐ)考慮換更(gèng)高(gāo)級的(de)芯片(piàn)；或(huò)者(zhě)改變(biàn)功能(néng)需求等。【問(wèn)題(tí)8】 就(jiù)是(shì)lvds恢複出(chū)數據(jù)和(hé)时(shí)鐘(zhōng)，对(duì)齊是(shì)需要(yào)手(shǒu)動(dòng)調节(jié)时(shí)鐘(zhōng)相位，還(huán)是(shì)写代(dài)碼自(zì)動(dòng)調节(jié)？serdes
答(dá)：我(wǒ)们(men)做法是(shì)手(shǒu)動(dòng)調节(jié)相位对(duì)齊。理論上(shàng)，任何功能(néng)都可(kě)以(yǐ)使用(yòng)代(dài)碼来(lái)調节(jié)，只(zhī)是(shì)有(yǒu)沒(méi)有(yǒu)必要(yào)以(yǐ)及(jí)複雜度(dù)而(ér)已。
【問(wèn)題(tí)9】FPGA生(shēng)成(chéng)的(de)DDS數據(jù)如(rú)何導出(chū)到(dào)matlab中(zhōng)
答(dá)：
1. 可(kě)以(yǐ)通(tòng)过(guò)串口(kǒu)、千(qiān)兆(zhào)网(wǎng)等接口(kǒu)，傳送到(dào)電(diàn)腦上(shàng)；
2. 可(kě)以(yǐ)采用(yòng)在(zài)線(xiàn)調試工具，如(rú)SIGNALTAP、CHIPSCOPE、VIVADO等，捕捉到(dào)信(xìn)号(hào)，然後(hòu)保存的(de)方(fāng)式得到(dào)數據(jù)。【問(wèn)題(tí)10】通(tòng)常情(qíng)況下(xià)rtl代(dài)碼module里(lǐ)面(miàn)的(de)輸入(rù)信(xìn)号(hào)，值是(shì)哪里(lǐ)来(lái)的(de)呢？
1. 来(lái)源于(yú)其他(tā)模块(kuài)的(de)輸出(chū)
2. 来(lái)源于(yú)FPGA外(wài)部(bù)的(de)管(guǎn)脚，例如(rú)按鍵、其他(tā)芯片(piàn)的(de)輸出(chū)信(xìn)号(hào)等
【問(wèn)題(tí)11】if(counter<</span>8)請問(wèn)这(zhè)句(jù)代(dài)碼是(shì)什麼(me)意(yì)思(sī)呢，按理来(lái)说(shuō)/的(de)优先(xiān)級高(gāo)于(yú)左(zuǒ)移運算符呀？
答(dá)：不(bù)清(qīng)楚它(tā)要(yào)表(biǎo)达(dá)的(de)含義。串并轉(zhuǎn)換的(de)方(fāng)法，可(kě)以(yǐ)參考至(zhì)簡設設計(jì)原理與(yǔ)應(yìng)用(yòng)書(shū)籍， 串口(kǒu)案(àn)例。FPGA至(zhì)簡設計(jì)原理與(yǔ)應(yìng)用(yòng)】書(shū)籍連(lián)载13 第(dì)三(sān)篇(piān)FPGA至(zhì)簡設計(jì)項目实踐 第(dì)四(sì)章(zhāng) 串口(kǒu)通(tòng)信(xìn)
http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=1013&fromuid=9396
(出(chū)处: 明(míng)德揚論壇)
【問(wèn)題(tí)12】老(lǎo)师(shī)，怎麼(me)将信(xìn)号(hào)实現(xiàn)準确的(de)ns級别的(de)延时(shí)呢，有(yǒu)什麼(me)好(hǎo)思(sī)路(lù)吗？[color=rgba(17, 31, 44, 0.56)]
答(dá)：正(zhèng)規的(de)做法，就(jiù)是(shì)采用(yòng)寄存器打(dǎ)拍来(lái)延遲，精度(dù)为(wèi)一(yī)个(gè)时(shí)鐘(zhōng)周期(qī)
【問(wèn)題(tí)13】lvds和(hé)lvds_25有(yǒu)什麼(me)區(qū)别？
答(dá)：主(zhǔ)要(yào)區(qū)别在(zài)于(yú)內(nèi)部(bù)buffer的(de)供電(diàn)電(diàn)源情(qíng)況，在(zài)電(diàn)气(qì)方(fāng)面(miàn)，两(liǎng)者(zhě)是(shì)等效的(de)（參見(jiàn)數據(jù)手(shǒu)册規格）但是(shì)內(nèi)部(bù)的(de)I/O電(diàn)路(lù)配置不(bù)同(tóng)
【問(wèn)題(tí)14】xilinx，spartan6的(de)jtag引脚，tck，tms，tdi，tdo需要(yào)做上(shàng)拉处理吗？
【問(wèn)題(tí)15】用(yòng)FPGA輸出(chū)0->1或(huò)者(zhě)1->0的(de)信(xìn)号(hào)，我(wǒ)現(xiàn)在(zài)想(xiǎng)把上(shàng)升(shēng)沿或(huò)者(zhě)下(xià)降沿的(de)时(shí)間(jiān)拉长到(dào)10ms左(zuǒ)右(yòu)，用(yòng)FPGA的(de)輸出(chū)管(guǎn)脚可(kě)以(yǐ)实現(xiàn)吗？
答(dá)：FPGA直(zhí)接輸出(chū)的(de)數字(zì)信(xìn)号(hào)，上(shàng)升(shēng)沿和(hé)下(xià)降沿都是(shì)很快(kuài)就(jiù)完成(chéng)變(biàn)化(huà)的(de)。如(rú)果(guǒ)要(yào)控制變(biàn)慢(màn)，其实就(jiù)是(shì)輸出(chū)固定(dìng)電(diàn)平的(de)信(xìn)号(hào)，那(nà)麼(me)这(zhè)个(gè)需要(yào)外(wài)置DAC来(lái)实現(xiàn)。
【問(wèn)題(tí)16】我(wǒ)们(men)的(de)TFT顯示屏是(shì)工作在(zài)DE模式，是(shì)吧？
答(dá)：我(wǒ)们(men)的(de)案(àn)例默認使用(yòng)的(de)是(shì)DE模式，如(rú)果(guǒ)需要(yào)非(fēi)DE模式，可(kě)以(yǐ)手(shǒu)動(dòng)修改底板硬(yìng)件(jiàn)实現(xiàn)。【問(wèn)題(tí)17】很多(duō)的(de)數字(zì)電(diàn)子元(yuán)件(jiàn)的(de)引脚都是(shì)要(yào)求有(yǒu)明(míng)确的(de)電(diàn)平（0/1），但是(shì)有(yǒu)个(gè)别的(de)器件(jiàn)引脚鍊(liàn)接时(shí)，可(kě)以(yǐ)处于(yú)懸空狀态
【但很多(duō)的(de)教材上(shàng)写的(de) 引脚不(bù)能(néng)懸空，因(yīn)为(wèi)可(kě)能(néng)導致(zhì)數字(zì)邏輯電(diàn)路(lù)的(de)狀态不(bù)确定(dìng)】，这(zhè)一(yī)點(diǎn)如(rú)何理解(jiě)呢~？
答(dá)：对(duì)于(yú)这(zhè)種(zhǒng)引脚，需要(yào)去(qù)看(kàn)对(duì)應(yìng)芯片(piàn)的(de)數據(jù)手(shǒu)册，一(yī)般里(lǐ)面(miàn)都会(huì)有(yǒu)介紹说(shuō)明(míng)的(de)。【問(wèn)題(tí)18】CPLD是(shì)沒(méi)有(yǒu)IP核可(kě)以(yǐ)使用(yòng)吗？
答(dá)：看(kàn)要(yào)使用(yòng)的(de)ip核是(shì)什麼(me)類(lèi)型，像RAM、FIFO等固有(yǒu)資源都是(shì)有(yǒu)IP核的(de)
【問(wèn)題(tí)19】实質(zhì)的(de)时(shí)鐘(zhōng)周期(qī)與(yǔ)仿真(zhēn)时(shí)鐘(zhōng)周期(qī)有(yǒu)差别，这(zhè)个(gè)差别会(huì)累積起来(lái)吗？
这(zhè)種(zhǒng)差别的(de)積累，可(kě)能(néng)会(huì)对(duì)“總(zǒng)时(shí)間(jiān)”有(yǒu)影響，例如(rú)計(jì)算1秒(miǎo)时(shí)鐘(zhōng)，那(nà)麼(me)就(jiù)有(yǒu)可(kě)能(néng)有(yǒu)差别了(le)。
但这(zhè)種(zhǒng)差别的(de)積累，不(bù)会(huì)産生(shēng)时(shí)序的(de)混亂：因(yīn)为(wèi)FPGA內(nèi)，所(suǒ)有(yǒu)D觸發(fà)器，都是(shì)在(zài)一(yī)个(gè)时(shí)鐘(zhōng)周期(qī)內(nèi)計(jì)算完的(de)，只(zhī)要(yào)滿足时(shí)序要(yào)求，不(bù)關(guān)心(xīn)实際頻率是(shì)多(duō)少(shǎo)，總(zǒng)之上(shàng)升(shēng)沿来(lái)就(jiù)計(jì)算一(yī)次(cì)。
如(rú)不(bù)清(qīng)楚，請仿真(zhēn)，嘗試用(yòng)不(bù)同(tóng)周期(qī)的(de)时(shí)鐘(zhōng)来(lái)对(duì)同(tóng)一(yī)个(gè)電(diàn)路(lù)仿真(zhēn)。
【問(wèn)題(tí)20】如(rú)果(guǒ)扇(shàn)出(chū)很大，high fanout 到(dào)了(le)4000多(duō)，要(yào)怎麼(me)优化(huà)？
答(dá)： 扇(shàn)出(chū)是(shì)指一(yī)个(gè)信(xìn)号(hào)驅動(dòng)了(le)很多(duō)其他(tā)信(xìn)号(hào)（即这(zhè)个(gè)信(xìn)号(hào)是(shì)其他(tā)很多(duō)信(xìn)号(hào)的(de)産生(shēng)条(tiáo)件(jiàn)），FPGA对(duì)扇(shàn)出(chū)數量(liàng)有(yǒu)要(yào)求，不(bù)能(néng)扇(shàn)出(chū)太多(duō)。如(rú)果(guǒ)扇(shàn)出(chū)太多(duō)了(le)，該怎麼(me)优化(huà)呢？現(xiàn)舉例如(rú)下(xià)：
假設信(xìn)号(hào)A，驅動(dòng)了(le)信(xìn)号(hào)BCDEFG，即扇(shàn)出(chū)數为(wèi)6。优化(huà)思(sī)路(lù)是(shì)：讓A用(yòng)寄存器分(fēn)别産生(shēng)信(xìn)号(hào)A1和(hé)A2，再用(yòng)A1驅動(dòng)信(xìn)号(hào)BCD，用(yòng)A2驅動(dòng)信(xìn)号(hào)EFG。这(zhè)樣(yàng)扇(shàn)出(chū)數減少(shǎo)为(wèi)3。
【問(wèn)題(tí)21】如(rú)果(guǒ)FPGA芯片(piàn)沒(méi)有(yǒu)时(shí)鐘(zhōng)晶振，其他(tā)IO口(kǒu)是(shì)不(bù)是(shì)就(jiù)不(bù)能(néng)輸入(rù)數據(jù)呀。晶振影響輸入(rù)數據(jù)不(bù)？
答(dá)：要(yào)看(kàn)輸入(rù)是(shì)否需要(yào)时(shí)鐘(zhōng)。
例如(rú)：使用(yòng)串口(kǒu)的(de)时(shí)候，在(zài)電(diàn)路(lù)上(shàng)就(jiù)接收(shōu)和(hé)發(fà)送两(liǎng)根(gēn)線(xiàn)，沒(méi)有(yǒu)用(yòng)到(dào)时(shí)鐘(zhōng)，所(suǒ)以(yǐ)晶振不(bù)影響。而(ér)攝像头(tóu)輸出(chū)图(tú)像的(de)时(shí)候，需要(yào)先(xiān)給(gěi)攝像头(tóu)一(yī)个(gè)时(shí)鐘(zhōng)，再進(jìn)行相關(guān)的(de)配置，这(zhè)时(shí)晶振就(jiù)有(yǒu)影響。【問(wèn)題(tí)22】异(yì)步信(xìn)号(hào)慢(màn)时(shí)鐘(zhōng)域采集到(dào)快(kuài)时(shí)鐘(zhōng)域的(de)方(fāng)法有(yǒu)吗？
答(dá)：1、使用(yòng)FIFO進(jìn)行跨时(shí)鐘(zhōng)域处理2、慢(màn)时(shí)鐘(zhōng)域的(de)信(xìn)号(hào)到(dào)快(kuài)时(shí)鐘(zhōng)域，是(shì)可(kě)以(yǐ)被(bèi)采集到(dào)的(de)，跨时(shí)鐘(zhōng)域之後(hòu)進(jìn)行打(dǎ)拍，使其同(tóng)步化(huà)即可(kě)
【問(wèn)題(tí)23】工程中(zhōng)經(jīng)常使用(yòng)的(de)sop表(biǎo)示第(dì)一(yī)个(gè)有(yǒu)效數據(jù)、eop表(biǎo)示最(zuì)後(hòu)一(yī)个(gè)有(yǒu)效數據(jù)、mty表(biǎo)示无效字(zì)节(jié)數等，这(zhè)些都是(shì)那(nà)些單词的(de)縮写？
答(dá)：習慣性(xìng)引用(yòng)了(le)華为(wèi)項目时(shí)的(de)縮写，具體(tǐ)不(bù)清(qīng)楚。
温(wēn)馨提(tí)示：明(míng)德揚除了(le)培訓学習還(huán)有(yǒu)項目承接業务，擅长的(de)項目主(zhǔ)要(yào)包(bāo)括的(de)方(fāng)向(xiàng)有(yǒu)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)面(miàn)：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(kǒu)(IMX472 IMX492)
3. PCIE采集系(xì)統
4. 图(tú)像項目
5. 高(gāo)速多(duō)通(tòng)道(dào)ADDA系(xì)統
6. 基于(yú)FPGA板卡(kǎ)研發(fà)
7. 前(qián)端模拟采集、射頻、電(diàn)荷靈敏前(qián)置放(fàng)大器
明(míng)德揚科技教育
