課程分(fēn)類(lèi)

課程內(nèi)容

主(zhǔ)要(yào)內(nèi)容

FPGA開(kāi)發(fà)流程

FPGA典型開(kāi)發(fà)流程及(jí)注意(yì)事(shì)項

講述FPGA典型的(de)開(kāi)發(fà)流程

典型開(kāi)發(fà)流程

典型開(kāi)發(fà)流程是(shì)一(yī)个(gè)大而(ér)全(quán)的(de)流程，但实際上(shàng)企業无須全(quán)部(bù)照搬，企業可(kě)根(gēn)據(jù)自(zì)身(shēn)需求、項目周期(qī)和(hé)人(rén)員情(qíng)況，調整甚至(zhì)删減环(huán)节(jié)，從而(ér)制定(dìng)出(chū)适合的(de)開(kāi)發(fà)流程。

至(zhì)簡設計(jì)法

傳授明(míng)德揚独創至(zhì)簡設計(jì)方(fāng)法

以(yǐ)掌握規範的(de)代(dài)碼設計(jì)（至(zhì)簡設計(jì)）方(fāng)法为(wèi)目标(biāo)。

通(tòng)过(guò)計(jì)數器、狀态機(jī)的(de)靈活使用(yòng)，完成(chéng)數字(zì)时(shí)鐘(zhōng)、VGA、SPI 等案(àn)例設計(jì)，

学習软(ruǎn)件(jiàn)使用(yòng)、語(yǔ)法規範、調試技能(néng)等內(nèi)容，使学員达(dá)到(dào)能(néng)够根(gēn)據(jù)功能(néng)要(yào)求，完成(chéng)設計(jì)任务的(de)目标(biāo)。

設計(jì)規範

明(míng)德揚架構設計(jì)和(hé)模块(kuài)劃(huà)分(fēn)方(fāng)法

介紹明(míng)德揚簡易实用(yòng)的(de)架構和(hé)模块(kuài)劃(huà)分(fēn)方(fāng)法。

明(míng)德揚模块(kuài)信(xìn)号(hào)定(dìng)義規範

提(tí)供模块(kuài)信(xìn)号(hào)定(dìng)義的(de)規範建議，指導成(chéng)員方(fāng)便地(dì)進(jìn)行模块(kuài)劃(huà)分(fēn)和(hé)功能(néng)定(dìng)義。

所(suǒ)想(xiǎng)即所(suǒ)得的(de)設計(jì)方(fāng)法—明(míng)德揚verilog編程技巧

講解(jiě)明(míng)德揚独家(jiā)verilog編程技巧，并通(tòng)过(guò)多(duō)个(gè)項目实踐，提(tí)高(gāo)学員的(de)設計(jì)能(néng)力。

規範的(de)狀态機(jī)設計(jì)—四(sì)段(duàn)式狀态機(jī)

講解(jiě)明(míng)德揚独家(jiā)四(sì)段(duàn)式狀态機(jī)編写技巧，并通(tòng)过(guò)項目实踐，提(tí)高(gāo)学員狀态機(jī)的(de)設計(jì)能(néng)力。

設計(jì)案(àn)例

邏輯案(àn)例-數字(zì)时(shí)鐘(zhōng)

設計(jì)由(yóu)簡單到(dào)複雜的(de)、具有(yǒu)趣味性(xìng)的(de)案(àn)例，提(tí)高(gāo)学員的(de)学習興趣。同(tóng)时(shí)教师(shī)可(kě)在(zài)此(cǐ)基礎上(shàng)，擴展(zhǎn)新的(de)趣味功能(néng)，在(zài)遊戏的(de)同(tóng)时(shí)学習到(dào)FPGA設計(jì)。

信(xìn)号(hào)案(àn)例-FIR濾波(bō)器

信(xìn)号(hào)案(àn)例-DDS信(xìn)号(hào)發(fà)生(shēng)器

視頻案(àn)例-顯示图(tú)片(piàn)

視頻案(àn)例-顯示動(dòng)画(huà)

視頻案(àn)例-遊戏開(kāi)發(fà)-打(dǎ)磚(zhuān)块(kuài)

視頻案(àn)例-画(huà)中(zhōng)画(huà)效果(guǒ)

經(jīng)验(yàn)交流

FPGA教学經(jīng)验(yàn)交流

通(tòng)过(guò)教学內(nèi)容、教学方(fāng)法等的(de)分(fēn)享，增強(qiáng)各(gè)高(gāo)校(xiào)同(tóng)行間(jiān)交流