導读(dú)：
大家(jiā)都知道(dào)，对(duì)于(yú)刚接觸 FPGA 的(de)学生(shēng)来(lái)说(shuō)，一(yī)听(tīng)到(dào)“ FPGA ”就(jiù)覺得“難、很難、非(fēi)常難”有(yǒu)點(diǎn)抵抗学習的(de)能(néng)力，廣泛普便認为(wèi)很難学，不(bù)容易通(tòng)俗易懂，学起来(lái)特(tè)别費勁，干(gàn)脆放(fàng)棄或(huò)不(bù)学。但对(duì)于(yú)喜爱(ài) FPGA 的(de)群(qún)體(tǐ)来(lái)言，自(zì)身(shēn)打(dǎ)心(xīn)里(lǐ)喜欢这(zhè)个(gè)課程，課後(hòu)經(jīng)常会(huì)探索 FPGA 書(shū)籍、視頻、看(kàn)後(hòu)還(huán)是(shì)不(bù)能(néng)掌握学習 FPGA 技能(néng)的(de)方(fāng)法，不(bù)知如(rú)何是(shì)好(hǎo)？今天(tiān)，我(wǒ)想(xiǎng)跟大家(jiā)说(shuō)的(de)是(shì)，对(duì)于(yú)新手(shǒu)而(ér)言我(wǒ)们(men)如(rú)何学好(hǎo) FPGA 課程呢？
学習步驟：
第(dì)一(yī)步：学習了(le)解(jiě) FPGA 結構， FPGA 到(dào)底是(shì)什麼(me)東(dōng)西(xī)， 芯片(piàn) 里(lǐ)面(miàn)有(yǒu)什麼(me)，不(bù)要(yào)開(kāi)始就(jiù)拿个(gè) 開(kāi)發(fà)板 照着别人(rén)的(de)東(dōng)西(xī)去(qù)編程。很多(duō)開(kāi)發(fà)板的(de)程序写的(de)很烂，我(wǒ)也(yě)做过(guò)一(yī)段(duàn)时(shí)間(jiān)的(de)開(kāi)發(fà)板設計(jì)，我(wǒ)覺得很大程度(dù)上(shàng)，開(kāi)發(fà)板在(zài)誤人(rén)子弟。不(bù)过(guò)原廠(chǎng)提(tí)供的(de)正(zhèng)品開(kāi)發(fà)板，代(dài)碼很优秀的(de)，可(kě)以(yǐ)借(jiè)鉴。只(zhī)有(yǒu)了(le)解(jiě)了(le) FPGA 內(nèi)部(bù)的(de)結構才能(néng)明(míng)白为(wèi)什麼(me)写 Verilog 和(hé)写 C 整體(tǐ)思(sī)路(lù)是(shì)不(bù)一(yī)樣(yàng)的(de)。
第(dì)二(èr)步：掌握 FPGA 設計(jì)的(de)流程。據(jù)我(wǒ)了(le)解(jiě)过(guò)，市(shì)场上(shàng)唯独有(yǒu)一(yī)家(jiā) “ 革(gé)命性(xìng)設計(jì)規範及(jí)技巧 ” ，也(yě)就(jiù)是(shì)《明(míng)德揚 FPGA 至(zhì)簡設計(jì)法》，就(jiù)有(yǒu)一(yī)整套(tào)的(de)設計(jì)流程規範模板，只(zhī)要(yào)仿真(zhēn)去(qù)学習操作，了(le)解(jiě)每一(yī)步在(zài)做什麼(me)，为(wèi)什麼(me)要(yào)那(nà)麼(me)做。了(le)解(jiě)了(le) FPGA 的(de)結構和(hé)設計(jì)流程才有(yǒu)可(kě)能(néng)知道(dào)怎麼(me)去(qù)优化(huà)設計(jì)，提(tí)高(gāo)速度(dù)，減少(shǎo)資源，不(bù)要(yào)急躁，不(bù)要(yào)去(qù)在(zài)为(wèi)選擇什麼(me)語(yǔ)言和(hé)選擇哪个(gè)公司的(de)芯片(piàn)上(shàng)下(xià)功夫。語(yǔ)言只(zhī)是(shì)一(yī)个(gè)表(biǎo)达(dá)的(de)方(fāng)式，重(zhòng)要(yào)的(de)是(shì)你的(de)思(sī)維，沒(méi)有(yǒu)一(yī)个(gè)好(hǎo)的(de)指導思(sī)想(xiǎng)，語(yǔ)言用(yòng)得再好(hǎo)，不(bù)过(guò)是(shì)个(gè)懂語(yǔ)言的(de)人(rén)。 所(suǒ)以(yǐ)这(zhè)家(jiā)公司在(zài)目前(qián)上(shàng)是(shì)唯一(yī)一(yī)家(jiā)教你学習 FPGA 邏輯思(sī)維能(néng)力設計(jì)，讓你掌握設計(jì)思(sī)路(lù)，以(yǐ)後(hòu)做一(yī)般 FPGA 項目都是(shì) “ 小菜一(yī)碟 ” 。
第(dì)三(sān)步：開(kāi)始学習代(dài)碼了(le)。我(wǒ)建議要(yào)学代(dài)碼的(de)人(rén)都去(qù)明(míng)德揚論壇上(shàng)下(xià)载代(dài)碼，你看(kàn)的(de)代(dài)碼就(jiù)能(néng)發(fà)現(xiàn)许多(duō)問(wèn)題(tí)，因(yīn)为(wèi)沒(méi)有(yǒu)其他(tā)培訓公司像明(míng)德揚公司代(dài)碼写的(de)代(dài)碼規範，設計(jì)思(sī)路(lù)很 “ 潮(cháo)流 ” ，美國(guó)式的(de)教育方(fāng)式，学了(le)就(jiù)会(huì)受益匪淺。
總(zǒng)結經(jīng)验(yàn)：
歸根(gēn)到(dào)底，学習 fpga 主(zhǔ)要(yào)是(shì)要(yào)有(yǒu)集成(chéng)電(diàn)路(lù)邏輯思(sī)維能(néng)力，作为(wèi)初学者(zhě)，往往对(duì)器件(jiàn)可(kě)能(néng)不(bù)是(shì)熟悉，那(nà)麼(me)應(yìng)該对(duì)于(yú)數字(zì)電(diàn)路(lù)的(de)知識很熟悉吧， fpga 中(zhōng)是(shì)由(yóu)觸發(fà)器和(hé)查找(zhǎo)表(biǎo)以(yǐ)及(jí)互聯線(xiàn)等基本(běn)結構組成(chéng)的(de)，其实在(zài)我(wǒ)们(men)在(zài)代(dài)碼里(lǐ)面(miàn)能(néng)够看(kàn)到(dào)的(de)就(jiù)是(shì)與(yǔ)非(fēi)門(mén)以(yǐ)及(jí)觸發(fà)器，不(bù)要(yào)把 verilog 和(hé) c 語(yǔ)言等同(tóng)起来(lái)，根(gēn)本(běn)就(jiù)是(shì)不(bù)同(tóng)的(de)東(dōng)西(xī)，沒(méi)有(yǒu)什麼(me)可(kě)比性(xìng)，在(zài)写一(yī)句(jù)程序的(de)时(shí)候應(yìng)該想(xiǎng)到(dào)出(chū) 来(lái)的(de)是(shì)一(yī)个(gè)什麼(me)樣(yàng)的(de)電(diàn)路(lù)，計(jì)數器 選擇器 三(sān)态門(mén)等等，理解(jiě)时(shí)序，邏輯是(shì)一(yī)拍一(yī)拍的(de)東(dōng)西(xī)，在(zài)設計(jì)初期(qī)想(xiǎng)的(de)不(bù)是(shì)很清(qīng)楚的(de)时(shí)候可(kě)以(yǐ)画(huà)画(huà)时(shí)序图(tú)，这(zhè)樣(yàng)思(sī)路(lù)会(huì)更(gèng)加的(de)清(qīng)晰，還(huán)有(yǒu)就(jiù)是(shì) 仿真(zhēn) 很重(zhòng)要(yào)，不(bù)要(yào)写完程序就(jiù)去(qù)往 fpga 中(zhōng)去(qù)加载，首先(xiān)要(yào)仿真(zhēn)，尤其是(shì)对(duì)比較大型一(yī)點(diǎn)的(de)程序，想(xiǎng)像自(zì)己是(shì)在(zài)做 asic ，是(shì)沒(méi)有(yǒu)二(èr)次(cì)機(jī)会(huì)的(de)，所(suǒ)以(yǐ)一(yī)定(dìng)要(yào)把仿真(zhēn)做好(hǎo)做一(yī)块(kuài)板子，实現(xiàn)一(yī)个(gè)協議，先(xiān)從簡單入(rù)手(shǒu)，譬如(rú) RS232 ，然後(hòu)到(dào)複雜， PCI 協議，然後(hòu)再設計(jì)一(yī)些高(gāo)速的(de)，譬如(rú) ddr sdram ，基本(běn)上(shàng)你对(duì) fpga 的(de)了(le)解(jiě)就(jiù)已經(jīng)很深了(le) 学習 FPGA 最(zuì)重(zhòng)要(yào)的(de)是(shì)要(yào)了(le)解(jiě)綜合和(hé)时(shí)序仿真(zhēn)，你熟知你写的(de)每个(gè)進(jìn)程到(dào) RTL 級中(zhōng)都会(huì)綜合成(chéng)什麼(me)樣(yàng)的(de)電(diàn)路(lù)，只(zhī)有(yǒu)这(zhè)樣(yàng)你才能(néng)使用(yòng)有(yǒu)限的(de)資源設計(jì)出(chū)好(hǎo)的(de)邏輯硬(yìng)件(jiàn)。
学習方(fāng)法：
還(huán)有(yǒu)在(zài)平时(shí)遇到(dào)問(wèn)題(tí)时(shí)，可(kě)以(yǐ)參考總(zǒng)結以(yǐ)下(xià)方(fāng)法来(lái)学習：
1 、看(kàn)資料第(dì)一(yī)選擇官网(wǎng)的(de)原版。（官网(wǎng)上(shàng)提(tí)供了(le)各(gè)種(zhǒng)各(gè)樣(yàng)的(de)資料，沒(méi)有(yǒu)什麼(me)書(shū)籍比这(zhè)更(gèng)權威的(de)了(le)，上(shàng)面(miàn)有(yǒu)足够多(duō)的(de)視頻和(hé)实例教程）
2 、關(guān)于(yú)一(yī)些名人(rén)或(huò)同(tóng)行博文(wén)資料分(fēn)享，資料看(kàn)了(le)之後(hòu)要(yào)细(xì)细(xì)揣摩，要(yào)验(yàn)證其正(zhèng)确與(yǔ)否，方(fāng)可(kě)吸收(shōu)，否則吸收(shōu)進(jìn)去(qù)的(de)可(kě)能(néng)不(bù)易理解(jiě)。
3 、学 FPGA 一(yī)定(dìng)要(yào)有(yǒu)邏輯思(sī)維能(néng)力，写起代(dài)碼来(lái)会(huì)更(gèng)規範，因(yīn)为(wèi)你写的(de)每一(yī)条(tiáo)語(yǔ)句(jù)对(duì)應(yìng)的(de)都是(shì)实实在(zài)在(zài)的(de)一(yī)个(gè)電(diàn)路(lù)。如(rú)中(zhōng)間(jiān)或(huò)最(zuì)後(hòu)一(yī)条(tiáo)代(dài)碼写錯，後(hòu)面(miàn)做起項目来(lái)，問(wèn)題(tí)蠻多(duō)的(de)，会(huì)發(fà)覺做起来(lái)特(tè)别吃力。网(wǎng)友们(men)有(yǒu)興趣可(kě)以(yǐ)了(le)解(jiě)我(wǒ)明(míng)德揚这(zhè)家(jiā)公司，因(yīn)为(wèi)我(wǒ)也(yě)是(shì)那(nà)里(lǐ)真(zhēn)正(zhèng)了(le)解(jiě)感(gǎn)受到(dào)的(de)。
4 、学習过(guò)程中(zhōng)一(yī)定(dìng)要(yào)多(duō)提(tí)問(wèn)，多(duō)讨論，多(duō)記(jì)录(lù)，多(duō)思(sī)考，多(duō)实踐才能(néng)熟能(néng)生(shēng)巧。
總(zǒng)之，想(xiǎng)学好(hǎo) FPGA 朋友们(men)们(men)，一(yī)定(dìng)要(yào)保持(chí) “ 活到(dào)老(lǎo)，学到(dào)老(lǎo) ” 的(de)心(xīn)态。因(yīn)为(wèi) FPGA 還(huán)是(shì)大有(yǒu)發(fà)展(zhǎn)潛力的(de)，但它(tā)永遠(yuǎn)只(zhī)是(shì)实現(xiàn) “ 想(xiǎng)法 ” 的(de)载體(tǐ)，所(suǒ)以(yǐ)需要(yào)在(zài)某一(yī)方(fāng)面(miàn)或(huò)者(zhě)说(shuō)某一(yī)領域有(yǒu)足够的(de)專業知識，比如(rú)數字(zì)信(xìn)号(hào)处理，通(tòng)信(xìn)信(xìn)号(hào)处理、雷(léi)达(dá)信(xìn)号(hào)处理，无線(xiàn)通(tòng)信(xìn)，生(shēng)物(wù)電(diàn)子等等，因(yīn)为(wèi)这(zhè)才是(shì)根(gēn)本(běn)的(de)。
