本(běn)工程里(lǐ)已經(jīng)把PCIE部(bù)分(fēn)做成(chéng)一(yī)个(gè)封(fēng)裝(zhuāng)的(de)模块(kuài)，对(duì)外(wài)提(tí)供的(de)是(shì)fifo_wr(數據(jù)發(fà)送fifo)接口(kǒu)和(hé)fufi_rd(數據(jù)接收(shōu)的(de)fifo接口(kǒu))，用(yòng)戶只(zhī)要(yào)操作fifo接口(kǒu)，无需關(guān)心(xīn)PCIE的(de)內(nèi)部(bù)驅動(dòng)。为(wèi)了(le)便于(yú)读(dú)者(zhě)更(gèng)加明(míng)白，可(kě)以(yǐ)深入(rù)了(le)解(jiě)PCIE，我(wǒ)们(men)将会(huì)制作一(yī)个(gè)PCIE的(de)連(lián)载系(xì)列。
今天(tiān)，首先(xiān)说(shuō)一(yī)下(xià)自(zì)定(dìng)義AXI4的(de)IP核，至(zhì)于(yú)AXI4和(hé)PCIE之間(jiān)有(yǒu)什麼(me)聯系(xì)，敬請關(guān)注我(wǒ)们(men)的(de)連(lián)载系(xì)列文(wén)章(zhāng)。
在(zài)本(běn)篇(piān)文(wén)章(zhāng)中(zhōng)暫时(shí)先(xiān)不(bù)講解(jiě)AXI4協議，先(xiān)来(lái)分(fēn)享例化(huà)AXI4的(de)自(zì)定(dìng)義IP核詳细(xì)步驟。
一(yī)、 新建工程
为(wèi)了(le)节(jié)省(shěng)篇(piān)幅，新建工程部(bù)分(fēn)就(jiù)不(bù)詳细(xì)講解(jiě)，以(yǐ)下(xià)为(wèi)我(wǒ)们(men)新建好(hǎo)的(de)工程：
二(èr)、 創建自(zì)定(dìng)義IP
點(diǎn)擊"Tools"菜單下(xià)的(de)"Create and Package New IP"，如(rú)下(xià)图(tú)所(suǒ)示：
按照指引，點(diǎn)擊"next"：
選擇AXI4的(de)IP核：
輸入(rù)IP核的(de)名稱：
創建和(hé)使用(yòng)AXI4的(de)IP核
三(sān)、 生(shēng)成(chéng)BD文(wén)件(jiàn)
創建AXI4完畢之後(hòu)系(xì)統会(huì)自(zì)動(dòng)生(shēng)成(chéng)一(yī)个(gè)bd文(wén)件(jiàn):
四(sì)、 修改IP
五(wǔ)、 修改需求
在(zài)修改IP核之後(hòu)系(xì)統会(huì)自(zì)定(dìng)的(de)給(gěi)我(wǒ)们(men)打(dǎ)開(kāi)另(lìng)一(yī)个(gè)工程，我(wǒ)修改为(wèi)我(wǒ)们(men)自(zì)己的(de)需求，打(dǎ)開(kāi)的(de)工程如(rú)下(xià)所(suǒ)示：
修改自(zì)己的(de)邏輯，添加自(zì)己的(de)邏輯端口(kǒu)
六(liù)、 封(fēng)裝(zhuāng)IP
七(qī)、 验(yàn)證IP
八(bā)、 編譯程
九、 調用(yòng)自(zì)定(dìng)義IP
以(yǐ)上(shàng)就(jiù)是(shì)我(wǒ)们(men)自(zì)行定(dìng)義IP和(hé)調用(yòng)IP的(de)全(quán)过(guò)程，对(duì)此(cǐ)操作有(yǒu)不(bù)懂的(de)朋友可(kě)以(yǐ)在(zài)下(xià)方(fāng)留言與(yǔ)我(wǒ)進(jìn)行交流，當然也(yě)可(kě)以(yǐ)聯系(xì)明(míng)德揚進(jìn)行更(gèng)多(duō)讨論！
