本(běn)文(wén)为(wèi)明(míng)德揚原創文(wén)章(zhāng)，轉(zhuǎn)载請注明(míng)出(chū)处！
1、背景
在(zài)ADDA系(xì)統中(zhōng)，AD前(qián)端采集到(dào)的(de)带(dài)通(tòng)信(xìn)号(hào)，經(jīng)FPGA做數字(zì)信(xìn)号(hào)处理後(hòu)通(tòng)过(guò)DAC進(jìn)行數模轉(zhuǎn)換輸出(chū)。AD輸出(chū)采用(yòng)欠(qiàn)采樣(yàng)模式，FPGA數字(zì)信(xìn)号(hào)处理的(de)时(shí)鐘(zhōng)與(yǔ)AD时(shí)鐘(zhōng)相等，而(ér)DA的(de)时(shí)鐘(zhōng)需要(yào)2倍以(yǐ)上(shàng)的(de)AD时(shí)鐘(zhōng)。
2、AD9747正(zhèng)常模式和(hé)混合模式对(duì)比
由(yóu)于(yú)被(bèi)采樣(yàng)的(de)信(xìn)号(hào)是(shì)一(yī)个(gè)頻带(dài)信(xìn)号(hào)，即使采樣(yàng)速率不(bù)滿足奈奎斯特(tè)采樣(yàng)定(dìng)律（即2倍最(zuì)大頻率）也(yě)是(shì)可(kě)以(yǐ)在(zài)數字(zì)域通(tòng)过(guò)算法将信(xìn)号(hào)重(zhòng)建。由(yóu)于(yú)一(yī)般DA的(de)工作模式是(shì)直(zhí)通(tòng)模式（也(yě)就(jiù)是(shì)AD9747的(de)NORMAL模式），根(gēn)據(jù)奈奎斯特(tè)采樣(yàng)定(dìng)律可(kě)以(yǐ)画(huà)出(chū)該模式下(xià)的(de)傳輸函(hán)數，如(rú)图(tú)1中(zhōng)的(de)藍(lán)色(sè)曲(qū)線(xiàn)（NORMAL）：
图(tú)1 不(bù)同(tóng)模式下(xià)DA的(de)傳輸函(hán)數曲(qū)線(xiàn)
假設現(xiàn)在(zài)使Fs=62MHz，去(qù)輸出(chū)我(wǒ)们(men)的(de)頻带(dài)信(xìn)号(hào)，那(nà)麼(me)很顯然，輸出(chū)頻带(dài)信(xìn)号(hào)的(de)頻谱越接近(jìn)Fs的(de)部(bù)分(fēn)就(jiù)越会(huì)被(bèi)削弱(ruò)的(de)厉害，实際也(yě)做了(le)测試，如(rú)图(tú)2所(suǒ)示：
图(tú)2 NORMAL模式下(xià)，信(xìn)号(hào)46.52MHz±10.23MHz
從图(tú)像可(kě)以(yǐ)看(kàn)出(chū)，DA輸出(chū)的(de)包(bāo)絡的(de)右(yòu)半部(bù)分(fēn)被(bèi)削的(de)很厉害，因(yīn)此(cǐ)可(kě)以(yǐ)得出(chū)結論：即使能(néng)在(zài)數字(zì)域将信(xìn)号(hào)完美重(zhòng)建，只(zhī)要(yào)DA工作在(zài)直(zhí)通(tòng)模式，且不(bù)滿足奈奎斯特(tè)采樣(yàng)定(dìng)律的(de)情(qíng)況下(xià)，那(nà)麼(me)DA輸出(chū)的(de)包(bāo)絡肯定(dìng)会(huì)失真(zhēn)。所(suǒ)以(yǐ)想(xiǎng)要(yào)在(zài)此(cǐ)模式下(xià)保證包(bāo)絡不(bù)失真(zhēn)，就(jiù)必須要(yào)将DA的(de)时(shí)鐘(zhōng)增大，使其滿足奈奎斯特(tè)采樣(yàng)定(dìng)律。
在(zài)混合模式中(zhōng)，其工作方(fāng)式为(wèi)：信(xìn)号(hào)經(jīng)过(guò)DAC采樣(yàng)後(hòu)産生(shēng)两(liǎng)路(lù)信(xìn)号(hào)，其中(zhōng)一(yī)路(lù)是(shì)DAC輸出(chū)信(xìn)号(hào)的(de)反(fǎn)向(xiàng)輸出(chū)，另(lìng)一(yī)路(lù)是(shì)DAC輸出(chū)信(xìn)号(hào)的(de)延时(shí)輸出(chū)，这(zhè)两(liǎng)个(gè)信(xìn)号(hào)通(tòng)过(guò)一(yī)个(gè)高(gāo)速電(diàn)子開(kāi)關(guān)合成(chéng)，形成(chéng)如(rú)图(tú)3所(suǒ)示的(de)波(bō)形：
图(tú)3 混合模式下(xià)DAC的(de)輸出(chū)波(bō)形
可(kě)以(yǐ)看(kàn)出(chū)，在(zài)DAC采樣(yàng)时(shí)鐘(zhōng)的(de)前(qián)半个(gè)周期(qī)內(nèi)輸出(chū)了(le)采樣(yàng)數據(jù)正(zhèng)的(de)幅值，後(hòu)半周期(qī)輸出(chū)采樣(yàng)信(xìn)号(hào)負的(de)賦值，这(zhè)樣(yàng)能(néng)更(gèng)好(hǎo)的(de)加強(qiáng)信(xìn)号(hào)的(de)高(gāo)頻成(chéng)分(fēn)。其傳輸曲(qū)線(xiàn)如(rú)图(tú)1中(zhōng)的(de)綠(lǜ)色(sè)曲(qū)線(xiàn)（MIX）所(suǒ)示。
假設DAC的(de)采樣(yàng)时(shí)鐘(zhōng)是(shì)62MHz，要(yào)輸出(chū)的(de)頻带(dài)信(xìn)号(hào)的(de)中(zhōng)心(xīn)頻點(diǎn)为(wèi)46.52MHz，正(zhèng)好(hǎo)在(zài)該傳輸曲(qū)線(xiàn)的(de)最(zuì)高(gāo)點(diǎn)，也(yě)就(jiù)是(shì)0.75Fs处。在(zài)整个(gè)带(dài)內(nèi)的(de)增益（带(dài)宽(kuān)20MHz，0.58Fs~0.91Fs）也(yě)是(shì)相对(duì)平坦的(de)。最(zuì)高(gāo)點(diǎn)处的(de)增益小了(le)約2.5dB，因(yīn)此(cǐ)最(zuì)終(zhōng)在(zài)测量(liàng)直(zhí)通(tòng)时(shí)的(de)增益理論上(shàng)也(yě)会(huì)減少(shǎo)。後(hòu)期(qī)可(kě)以(yǐ)通(tòng)过(guò)增加數字(zì)域的(de)增益来(lái)彌補这(zhè)个(gè)問(wèn)題(tí)。
綜上(shàng)所(suǒ)述，AD9747的(de)混合模式可(kě)以(yǐ)使AD、FPGA、DA使用(yòng)同(tóng)一(yī)个(gè)頻率的(de)时(shí)鐘(zhōng)，这(zhè)樣(yàng)可(kě)以(yǐ)带(dài)来(lái)以(yǐ)下(xià)幾(jǐ)點(diǎn)好(hǎo)处：
① DA时(shí)鐘(zhōng)頻率降低，功耗也(yě)会(huì)降低；
② 时(shí)鐘(zhōng)系(xì)統可(kě)以(yǐ)直(zhí)接使用(yòng)时(shí)鐘(zhōng)分(fēn)配器，将一(yī)路(lù)輸入(rù)时(shí)鐘(zhōng)分(fēn)配至(zhì)各(gè)个(gè)模块(kuài)，而(ér)不(bù)需要(yào)使用(yòng)鎖相环(huán)芯片(piàn)。
温(wēn)馨提(tí)示：明(míng)德揚除了(le)培訓学習還(huán)有(yǒu)項目承接業务，擅长的(de)項目主(zhǔ)要(yào)包(bāo)括的(de)方(fāng)向(xiàng)有(yǒu)以(yǐ)下(xià)幾(jǐ)个(gè)方(fāng)面(miàn)：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(kǒu)(IMX472 IMX492)
3. PCIE采集系(xì)統
4. 图(tú)像項目
5. 高(gāo)速多(duō)通(tòng)道(dào)ADDA系(xì)統
6. 基于(yú)FPGA板卡(kǎ)研發(fà)
7. 多(duō)通(tòng)道(dào)高(gāo)靈敏電(diàn)荷放(fàng)大器
8.射頻前(qián)端
http://old.mdy-edu.com/xmucjie/2023/0201/1865.html
（點(diǎn)擊→了(le)解(jiě)項目承接業务詳情(qíng)☝）
需要(yào)了(le)解(jiě)相關(guān)信(xìn)息可(kě)以(yǐ)聯系(xì)：吴老(lǎo)师(shī)18022857217（微信(xìn)同(tóng)号(hào)）
